mac - UBI

Arquitectura de Computadores I
Sistemas de Memória
Arquitectura global de MicroComputadores
António M. Gonçalves Pinheiro
Departamento de Física
Universidade da Beira Interior
Covilhã - Portugal
[email protected]
Arquitectura de Computadores I
Circuitos de Memória
Tipos de Memória
ROM - Read Only Memory
Am-1 ...
A1
RAM - Random Access Memory
A0
RD
Am-1 ...
WR
A1
A0
D1
D0
RD
CS
Dn-1
CS
...
D1
D0
Dn-1
• n - Dimensão da palavra
(n bits).
• m - Dimensão da memória (2m palavras de n bits).
Universidade da Beira Interior
...
Arquitectura de Computadores I
Circuitos de Memória
Ligação de Memórias em Paralelo
• Aumentar a Dimensão da Palavra
• Aumentar o Número de Palavras
Universidade da Beira Interior
Arquitectura de Computadores I
Circuitos de Memória
Aumentar a Dimensão da Palavra (4→8 bits)
An-1
A1
A0
An-1... A1 A0
An-1... A1 A0
WR
WR
WR
CS
CS
CS
D3 D2 D1 D0
D3 D2 D1 D0
D7
D6
D5
D4
D3
D2
D1
D0
Universidade da Beira Interior
Arquitectura de Computadores I
Circuitos de Memória
Aumentar o Número de Palavras (2n → 2n+2 palavras)
An+1
An
An-1
A1
A0
WR
X/Y
2
1
0
1
2
3
An-1 ... A1 A0
An-1 ... A1 A0
An-1 ... A1 A0
An-1 ... A1 A0
WR
WR
WR
WR
CS
D7D6D5D4D3D2D1D0
CS
D7D6D5D4D3D2D1D0
CS
D7D6D5D4D3D2D1D0
CS
D7D6D5D4D3D2D1D0
D7
D6
D5
D4
D3
D2
D1
D0
Universidade da Beira Interior
Arquitectura de Computadores I
Circuitos de Memória
Exemplo de Ligação em Paralelo
Quais os endereços ocupados pelos circuitos de memória?
WR
A 19...0
A 19
A 17
X/Y
&
A 18
EN
A 13...0
0
WR
1
CS
2
A 16
4
4
A 15
2
5
A 14
1
6
A 13...0
WR
A 13...0
7
CS
D 15...0
WR
M1
D 15...8
3
CS
M2
D 15...0
M3
D 15...0
Universidade da Beira Interior
A 13...0
CS
M0
D 7...0
Arquitectura de Computadores I
Modelo de von Neuman
Barramento de Endereços
µProcessador
Memória
Entrada/Saída
Barramento de Dados
Sinais de Controlo
Universidade da Beira Interior
Arquitectura de Computadores I
Estrutura de µProcessadores
RM WM S1 S0
Matriz de
Registos
M2
M1
M0
WA
ZA
RA
Registo α
ALU
Registo β
Registo γ
Registo ε
Acumulador
"Buffer"
CK
Universidade da Beira Interior
Arquitectura de Computadores I
Estrutura de µProcessadores
RM WM S1 S0
Matriz de
Registos
M2
M1
M0
WA
ZA
RA
Registo α
Registo β
ALU
Registo γ
Registo ε
Acumulador
"Buffer"
"Buffer"
WD
RD
Barramento de Dados
CK
Registo
de Endereço
IE
WE
RE
Barramento de Endereços
Universidade da Beira Interior
Arquitectura de Computadores I
Estrutura de µProcessadores
RM WM S1 S0
WI
Registo
de Instrucção
RI
Matriz de
Registos
M2
M1
M0
WA
ZA
Registo α
Registo β
ALU
Controlador
Registo γ
Registo ε
M0 ZA
Acumulador
M1 WA
M2 RA
RA
"Buffer"
"Buffer"
WD
RE
WE
S0
RD
S1
IE
WM
RM
WD
RI
WI
RD
Barramento de Dados
CK
Registo
de Endereço
IE
WE
RE
Barramento de Endereços
Universidade da Beira Interior
Arquitectura de Computadores I
Estrutura de µProcessadores
RM WM S1 S0
WI
Registo
de Instrucção
RI
Matriz de
Registos
M2
M1
M0
WA
ZA
Registo α
Registo β
ALU
Controlador
Registo γ
Registo ε
M0 ZA RP RE
Acumulador
M1 WA WP WE
M2 RA
RA
"Buffer"
"Buffer"
IP
IE
WD
S0
RD
S1
WM
RM
WD
RI
WI
RD
Barramento de Dados
CK
Contador
de Programa
IP
WP
RP
Registo
de Endereço
IE
WE
RE
Barramento de Endereços
Universidade da Beira Interior
Arquitectura de Computadores I
ALU - Unidade Lógica e Aritmética
M2 M1 M0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
O PERAÇÃO
A+B
A-B
A+1
A-1
A AND B
A OR B
A EXOR B
NOT (A)
Universidade da Beira Interior
Arquitectura de Computadores I
Instrucções
T RÊS G RUPOS :
- O PERAÇÕES DE M OVIMENTO DE DADOS
- O PERAÇÕES A RITMÉTICAS E L ÓGICAS
- O PERAÇÕES DE C ONTROLO DE P ROGRAMA
E XEMPLO : I NSTRUCÇÕES DE 8 BITS :
I7
0
1
1
I6
0
1
T IPO DE O PERAÇÃO
A RITMÉTICAS E L ÓGICAS
M OVIMENTO DE DADOS
C ONTROLO DE P ROGRAMA
Universidade da Beira Interior
Arquitectura de Computadores I
Instrucções
O PERAÇÕES DE M OVIMENTO DE DADOS
I7 I6 I5 I4 I3 I2 I1 I0 M NEMÓNICA O PERAÇÃO
1 0 0 0 s1 s0 d1 d0
1 0 1 0
0
0 d1 d0
MOV Rd ,Rs
LD Rd
1 0 1 1 s1 s0 0
0
ST Rs
1 0 0 1 s1 s0 0
1
MOV EL,Rs
1 0 0 1 s1 s0 1
0
1 0 0 1 s1 s0 1
1 MOV PC,EH
MOV EH,Rs
M OVE C ONTEÚDO DE Rs PARA
Rd
C ARREGA Rd COM CONTEÚDO
DO ENDEREÇO
A RMAZENA Rs NO ENDEREÇO
M OVE Rs PARA A PARTE
BAIXA DO
REÇO
M OVE
Rs
R EGISTO
DE ENDE -
PARA A PARTE ALTA
DO R EGISTO DE ENDEREÇO
M OVE R EGISTO DE ENDEREÇO
PARA O
C ONTADOR
GRAMA
Universidade da Beira Interior
DE
P RO -
Arquitectura de Computadores I
Instrucções
O PERAÇÕES A RITMÉTICAS E L ÓGICAS
I7
0
0
0
0
0
0
0
0
0
I6
0
0
0
0
0
1
1
1
1
I5
0
1
1
0
0
1
1
0
0
I4
0
0
1
0
1
0
1
0
1
I3
0
d1
d1
d1
d1
d1
d1
d1
d1
I2
0
d0
d0
d0
d0
d0
d0
d0
d0
I1
0
s1
s1
1
1
s1
s1
s1
1
I0 M NEMÓNICA
0
NOP
s0 ADD Rd ,Rs
s0 SUB Rd ,Rs
INC Rd
1
DEC Rd
1
s0 AND Rd ,Rs
s0 OR Rd ,Rs
s0 EXOR Rd ,Rs
1
NOT Rd
O PERAÇÃO
“N O O PERATION "
Rd → Rd + Rs
Rd → Rd - Rs
Rd → Rd + 1
Rd → Rd - 1
Rd → Rd AND Rs
Rd → Rd OR Rs
Rd → Rd EXOR Rs
Rd → NOT(Rd )
Universidade da Beira Interior
Arquitectura de Computadores I
Instrucções
O PERAÇÕES DE C ONTROLO DE P ROGRAMA
I7
1
1
1
1
1
I6
1
1
1
1
1
I5
0
0
0
0
0
I4
0
0
0
0
1
I3
0
0
1
1
0
I2 I1 I0 M NEMÓNICA
0 0 0
JMP
C2 C1 C0
J CC
0 0 0
CALL
C2 C1 C0
C CC
0 0 0
RET
O PERAÇÃO
S ALTO INCONDICIONAL
S ALTO CONDICIONAL
ROTINA INCONDICIONAL
ROTINA CONDICIONAL
R ETORNO DE ROTINA
Universidade da Beira Interior