VHDL ERIG 1
Propaganda
UTFPR – Prof. Carlos Raimundo Erig Lima LÓGICA RECONFIGURÁVEL POR HARDWARE INTRODUÇÃO AO VHDL VHDL? HDL – Hardware Description Languages – metodologia alternativa aos esquemáticos para descrição de circuitos digitais (Departamento de Defesa dos USA – 1980) •VHDL – Very High Speed Integrated circuit Hardware Description Language. •AHDL – Altera Hardware Description Language. • Padrão IEEE -> IEEE 1076-2008. SINTAXE E FORMATO O VHDL usa uma sintaxe (ordem dos elementos) similar ao Pascal. A Formatação está relacionada com a definição de entradas, saídas (portas) e operções dos diferentes elementos. DOCUMENTAÇÃO Nome do bloco Entradas e saídas Operações contidas entre BEGIN e AND ENTRADAS E SAÍDAS DESCRIÇÃO FUNCIONAL EXEMPLO DE PROJETO – MODELAMENTO COMPORTAMENTAL Define a função de entrada/saída especificando um conjunto de funções de transferências matemáticas. A descrição comportamental define o que um projeto digital faz, mas não necessariamente como o projeto é implementado. EXEMPLO DE PROJETO EXEMPLO DE PROJETO – MODELAMENTO ESTRUTURAL Descreve um sistema digital pela especificação das interconexões dos componentes que compõem o sistema. EXEMPLO DE PROJETO – MODELAMENTO ESTRUTURAL EXEMPLO DE PROJETO – MODELAMENTO ESTRUTURAL EXEMPLO DE PROJETO – MODELAMENTO ESTRUTURAL SINTAXE E FORMATAÇÃO SINAIS INTERNOS Buried nodes ou local signals: pontos internos ao bloco de circuitos que não são entradas ou saídas deste bloco. No VHDL: SIGNAL define um sinal interno. BIT ou STD_LOGIC define o tipo do sinal. SINAIS INTERMEDIÁRIOS EXERCÍCIO Implemente e simule o circuito. Verifique o RTL. Use uma única linha para a expressão booleana. Palavras chave: AND, OR, NOT.
