1. Famílias lógicas 1.1. Introdução
Propaganda
1. Famílias lógicas 1.1. Introdução Baseado nos diálogos de Sócrates e Platão, Aristóteles observou que existe uma lei que deve reger a linguagem em uma estrutura lógica para que, independente do conteúdo, esta linguagem leve a verdade. Chegando a primissa de que se A=B e B=C forem verdadeiras, a conclusão de que A=C será necessariamente correta. No século XIX, George Boole sistematizou esta teoria de forma algébrica que ganhou o nome de álgebra booleana. A álgebra booleana classifica as informações em dois tipos: Verdadeiras – a qual se atribui o símbolo matemático “1” e falsas – a quais se atribuem o símbolo “0”. A álgebra booleana tem por base três operações: E, OU e NÃO ou em inglês AND, OR e NOT. Essas operações são também chamadas de PORTAS. Uma porta é um circuito digital com uma ou mais tensões de entradas e somente uma tensão de saída. Através da combinação dessas portas podemos construir circuitos que desempenham funções aritméticas com uma estrutura lógica, por esse motivo Malvino (autor de livro de digital) afirma que as portas são freqüentemente chamadas de CIRCUITOS LÓGICOS. Usando técnicas avançadas de fotografia, pode-se produzir circuitos em miniatura sobre a superfície de um material semicondutor chamado pastilha. Um circuito como esse é chamado de CIRCUITO INTEGRADO, pois componentes como transistores, resistores e diodos, são partes integrantes da pastilha. Uma família digital é um grupo de dispositivos compatíveis com os mesmos níveis lógicos e tensões de alimentação, por isso você pode conectar diretamente a saída de um dispositivo na entrada de outro se ambos forem da mesma família digital. Para conectar dispositivos de famílias diferentes, geralmente há a necessidade de uma interface entre ambas. As famílias lógicas podem ser classificadas como: RTL - lógica resistor-transistor (obsoleta) DTL - Lógica diodo-transistor (obsoleta) DCTL - Lógica transistor acoplamento direto TTL - Lógica transistor-transistor (mais popular) ECL - Lógica emissor-acoplado MOS – Semicondutor Oxido de Metal: PMOS - Lógica MOSFETs de canal-p (obsoleta) NMOS - Lógica MOSFETs de canal-n Figura 1: CMOS - Lógica MOSFETs complementares (mais popular) 1.2. Características dos circuitos lógicos 1.2.1. Níveis Lógicos Os circuitos lógicos executam expressões booleanas que por sua vez baseia-se totalmente na lógica e são constituídas por variáveis que podem assumir somente dois valores (0 e 1) que representam os níveis lógicos ou níveis de tensão. O valor booleano 0 (zero) pode representar qualquer tensão dentro da faixa 0 a 0,8 V; o valor booleano 1 (um) pode representar qualquer tensão dentro da faixa 2 a 5 V; Tensões entre 0,8 V e 2 V são indefinidas e não deveriam ocorrer em circunstâncias normais; Dessa forma, as variáveis booleanas 0 e 1 não representam efetivamente números, mas sim o estado do nível de tensão de uma variável. 1.2.2. Tempo de Propagação Um sinal lógico sempre sofre retardo em suas passagens de nível lógico através de um circuito assim definidos: TPLH – Tempo de RETARDO ou PROPAGAÇÃO correspondente à passagem de nível lógico para o nível lógico 1 (baixo para alto – como pode ser observado na fig.2). TPHL – Tempo de RETARDO ou PROPAGAÇÃO correspondente à passagem de nível lógico 0 (alto para baixo – como pode ser observado na fig.2). Em geral TPLH e TPHL possuem valores que variam em função das condições e carregamento a que o circuito esta submetido. Tais valores são usados para comparar as velocidades de operações dos circuitos lógicos. O tempo de propagação total de um circuito lógico é a soma total dos tempos das portas em série. Figura 2: tempos de propagação 1.2.3. Potência Dissipada Todo circuito integrado necessita de uma certa quantidade de potência para operar, essa potencia é fornecida por uma ou mais tensões da fonte de alimentação conectados aos pinos de alimentação. De um modo geral existe apenas um terminal de alimentação do CI identificado como VCC (família TTL) ou VDD (dispositivos CMOS). A quantidade de potência necessária a um CI é determinado pela corrente ICC que é consumida pela fonte de alimentação VCC e a potencia real é o produto ICC X VCC. Historicamente, as famílias de circuitos digitais têm como características marcantes a sua velocidade de operação e a potência consumida. Em geral, o projeto de tais circuitos busca um retardo de propagação baixo (alta velocidade de operação) e valores baixos de potência dissipada. As várias famílias lógicas e suas subfamílias nos fornecem um amplo espectro de velocidades e potências consumidas, ou seja, há uma relação entre a dissipação de potência e a velocidade desejada. Em virtude do espaço ocupado no circuito impresso, é preferível implementar o sistema com o menor número de CI, atualmente se utiliza de dispositivos de lógicas programáveis. Portanto, deve-se agregar um maior número de portas lógicas em uma única pastilha de silício. Atualmente, podem-se fabricar mais de 100.000 portas (também chamados gate) o que é considerado uma integração em larga escala. Para manter a dissipação de potência na pastilha dentro de limites aceitáveis (impostos por questões térmicas), a dissipação de potência por porta deve ser mantida no mínimo. Por essa razão, uma medida de desempenho muito importante para um inversor lógico é a quantidade de potência que ele dissipa. 1.2.4. Imunidade ao ruído Campos elétricos e magnéticos parasitas podem induzir tensões nas conexões entre circuitos lógicos, assim como interferências de circuitos externos. Os sinais espúrios indesejáveis são chamados de ruído, que podem levar valores de tensão para longe dos níveis aceitáveis. A imunidade ao ruído de um circuito lógico é a capacidade de tolerância a ruídos sem alteração dos níveis lógicos de saída. Margem de ruído: máximo desvio permitido aos níveis de entrada sem que haja mudança de estado lógico (ALTO ou BAIXO). A margem de ruído para o estado alto (VNH) é definida como: VNH = VOH(mín) – VIH(mín) - suporta spikes de ruído negativo até VNH. A margem de ruído para o estado baixo (VNL) é definida como: VNL = VIL(máx) – VOL(máx) - suporta spikes de ruído positivo até VNL. Figura 3: Margem de ruído 1.2.5. FAN-IN “Fan-in” significa “leque de entrada” e refere-se a corrente de entrada de um dispositivo lógico, ou seja, conjunto de informações das correntes de entrada. O fan-in geralmente é dado em Amperes e indica a quantidade máxima de saídas pode ligar a uma entrada, ou seja, quantas entradas pode ter um circuito integrado, como exemplo a porta lógica AND. 1.2.6. FAN-OUT A saída de um circuito lógico é projetado para alimentar varias entradas de outros circuitos lógicos, também chamado de fator carga(ou fator carregamento) é definido como a quantidade máxima de entradas de circuitos lógicos padronizados que uma saída pode alimentar de maneira confiável, ou seja, uma porta lógica de fan-out 20 pode alimentar até 20 entradas lógicas padrão. Para medir a quantidade de saídas que um circuito lógico pode alimentar é preciso conhecer a corrente de saída correspondente ao nível lógico baixo(IOL) e ao nível lógico alto(IOH) e as necessidades de corrente de cada entrada IIL(nível lógico baixo) e IIH(nível lógico alto) informações essas, por padrão, presentes nas especificações de fabrica. Assim se o fan-out para nível alto divergir do valor do fan-out para nível alto devemos escolher o menor desses dois. fan-out(BAIXO) = I0L(max) IIL(max) fan-out(ALTO) = I0H(max) IIH(max) 2. Famílias TTL 2.1. Introdução: A família TTL é derivada da antiga família DTL, sendo o resultado de uma série de inovações tecnológicas. Uma delas é a utilização nos seus circuitos internos de transistores bipolares de vários emissores, também conhecidos como multiemissores. Trata-se de uma família pioneira, tradicional e muito utilizada ao longo dos anos, devido principalmente ao seu fácil manuseio, e à colocação no mercado de uma série de circuitos integrados comerciais e padronizados. Apresenta varias subfamílias: 74L, 74F, 74H, 74S, 74LS, 74AS, 74ALS, etc. Cada uma é adequada a um tipo de aplicação. Originalmente, os circuitos integrados foram destinados para uso militar onde tamanho, consumo e potencia e confiabilidade era preponderante. somente em 1964, surgiu a versão comercial de custo inferior.apresentando assim duas séries: 74XX – série comercial, Temperatura: 0 a 70ºC , Alimentação: 4,75 a 5,25V 54XX – série militar ou profissional (devido sua margem de variação nas especificações de temperatura e Alimentação), Temperatura: -55 a 125ºC, Alimentação: 4,5 a 5,5V Geralmente é observado nos CI’s com tecnologia TTL um código como este 2.2. Características Gerais da Família TTL 2.2.1. Alimentação (Vcc): Na família TTL, temos para todos os blocos uma alimentação de 5V. Figura 4: Níveis de tensão para circuitos TTL Níveis de entrada e saída, para a versão padrão (TTL Standard): Parâmetros VIL VOL VIH VOH IOL IIL IOH IIH Valores 0,8 0,4 2,0 2,4 16 1,6 400 40 Tabela 1 Unidade V V V V mA mA uA uA VIH (mínimo): Tensão de entrada Correspondente ao nível alto – é a menor tensão aceita como nível alto aplicada nas entradas de um circuito digital; VIL (máximo): Tensão de entrada Correspondente ao nível baixo – é a maior tensão aceita como nível baixo aplicada nas entradas de um circuito digital; VOH (mínimo): Tensão de saída Correspondente ao nível alto – é a menor tensão aceita como nível alto fornecida por uma saída de um circuito digital; VOL (máximo): Tensão de saída Correspondente ao nível baixo – é a menor tensão aceita como nível baixa fornecida por uma saída de um circuito digital; IIH – Corrente de entrada correspondente ao nível lógico alto – valor de corrente que circula na entrada de um circuito digital quando um nível lógico alto é aplicado nesta entrada; IIL – Corrente de entrada correspondente ao nível lógico baixo – valor de corrente que circula na entrada de um circuito digital quando um nível lógico baixo é aplicado nesta entrada; IOH – Corrente de saída correspondente ao nível lógico alto – valor de corrente que circula na saída de um circuito digital quando um nível lógico alto é fornecido por esta saída; IOL – Corrente de saída correspondente ao nível lógico baixo – valor de corrente que circula na saída de um circuito digital quando um nível lógico baixo é fornecido por esta saída; 2.2.2. Imunidade a ruído A margem de imunidade a ruído para a família TTL, de maneira geral, é igual a 0,4V, obtido pela diferença entre os parâmetros de entrada e saída. No nível 0: AVRH=VIL(máx) –VOL(máx) = 0,8 – 0,4 = 0,4V No nível 1: AVRH=VOH(min) –VIH(min) = 2,4 – 2,0 = 0,4V Valor considerado baixo se comparado à família CMOS, ou seja, para níveis de alto ruído é recomendável componentes da família CMOS. 2.2.3. Fan-out Na família TTL, de um modo geral o fan-out é igual a 10, ou seja, podemos ligar à saída deste bloco um numero máximo de 10 blocos similares. 2.2.4. Atraso de propagação Tempo de atraso de propagação: Este parâmetro varia conforme a versão utilizada, sendo o valor médio aproximado da ordem de 10ns na versão mais comum. A tabela 1.1 apresenta os tempos de atrasos típicos de subida tplh (Low to High), e de descida tphl (High to low), para esta versão. Parâmetros tplh tphl 2.2.5. V. típico 11 7 Tabela 1.1 Unidade Ns Ns Potência dissipada O consumo de potencia da família TTL gira em torno de 10mW por porta, ou seja, uma porta NAND TTL padrão, consome 10mW, isto é, o resultado de ICCH=4mA e ICCL=12mA, que produz um ICCmédio=8mA e PDmédio= 8mA X 5V=40mW para as quatro portas do circuito. 2.2.6. Vantagens e Desvantagens da família TTL Para melhor visualização das vantagens e desvantagens da família TTL, vamos expor essas características em uma tabela. VANTAGENS *eliminação de resistores de entrada; *eliminação de rede de diodos; *maior velocidade de comutação; *maior imunidade a ruídos; *fácil manuseio. 2.2.7. DESVANTAGENS *Tamanho; *Custo; *Baixa impedância de entrada. Variações Além da TTL-Padrão, foram desenvolvidas várias outras séries TTL depois do aparecimento da série 74-padrão, fornecendo uma ampla variedade de escolha dos parâmetros de velocidade e potência consumida. Dentre essas séries destacam-se: Versão Identificação da série Standard Low power 54/74 54L/74L Tempo de atraso de propagação típico por porta 10ns 33ns High speed 54H/74H Schottky Advanced Schottky Consumo Freqüência Observações de potencia de clock por porta máxima para flip-flop 10mw 1mW 35MHz 3MHz 6ns 22mW 50MHz 54S/74S 3ns 19mW 125MHz 54AS/74AS 1,5ns 8,5mW 200MHz Comum Baixíssimo consumo Alta velocidade Altíssima velocidade Altíssima velocidade e baixo Low power 54LS/74LS Schottky Advanced 54ALS/74ALS Low power Schottky 10ns 2mW 45MHz 4ns 1mW 70MHz consumo Baixíssimo consumo Altíssima velocidade e baixíssimo consumo Serie TTL 74L de Baixa Potência - Os circuitos destas séries são essencialmente os mesmos da série padrão TTL 74-padrão, exceto pelo fato de seus resistores serem todos de valor maior. Esta A série 74L tornou-se obsoleta com o desenvolvimento das séries 74LS, 74ALS e CMOS, que oferecem baixo consumo de potência, operando a velocidades bem mais altas que as dos dispositivos 74L. Série TTL 74H de Alta Velocidade - A série 74H é uma série que apresenta dispositivos que funcionam a velocidades altas. Os circuitos dos dispositivos desta série são essencialmente os mesmos que os da série 74-padrão, exceto pelo fato de utilizarem resistores de valor menor, e de substituírem o transistor seguidor de emissor Q3, por um par Darlington. Tais diferenças resultam em dispositivos com velocidade de comutação muito mais alta, apresentando, em conseqüência, retardos de propagação da ordem de 6ns, e uma dissipação para uma porta NAND de 23mW. Série TTL 74S Schottky - As séries 74, 74H e 74L usam transistores que, quando estão conduzindo, operam na região de saturação. Esta forma de operação introduz um retardo de armazenamento sempre que o transistor comutar a situação de condução para a de corte, limitando, portanto, a velocidade de comutação do circuito. Esta série 74S reduz o retardo de armazenamento, não permitindo que o transistor sature completamente. Isto é implementado com o uso de um diodo Schottky , conectado entre a base e o coletor de cada transistor. Série 74LS Schottky de Baixa Potência (LS-TTL) - A série 74LS é uma versão da 74S, que apresenta CIs com consumo de potência mais baixo e com velocidade também mais baixa. Ela usa o transistor Schottky grampeado (clamped), com resistores de valor superior aos utilizados na série 74S. Série TTL 74AS Schottky Avançada (AS-TTL) - A série Schottky Avançada (74AS) tem um conjunto de aperfeiçoamentos em relação a 74S, principalmente na velocidade de operação com um consumo de potência extremamente baixo. Série Schottky Avançada de Baixa Potência (74ALS-TTL) - Esta série oferece uma sensível melhora em relação à 74LS no que diz respeito à velocidade de operação e a potência consumida. 3. Família CMOS A tecnologia MOS tem uma estrutura básica formada por um eletrodo de metal conectado a uma camada de óxido isolante que é depositada sobre um substrato de silício. Os transistores construídos na técnica MOS são circuitos constituídos a partir de transistores mosFETs construídos a partir da tecnologia MOS. As características básicas desta família lógica é o reduzido consumo de corrente (baixa potencia), a alta imunidade a ruídos e a taxas de alimentação de 3V,15V e 18V dependendo do modelo. Segundo Lourenço, as características básicas desta família lógica é o reduzido consumo de corrente(baixa potencia), a alta imunidade a ruídos e a taxas de alimentação de 3V,15V e 18V dependendo do modelo. Um inversor CMOS consiste em um transistor pull-down(de comando ou abaixador) NMOS e um transistor pull-up (de carga ou levantador)PMOS, controlados por uma tensão de entrada de forma complementar. 3.1. Características das séries CMOS 3.1.1. Tensão de Alimentação Alimentação (Vdd): quanto à tensão de alimentação, esta família permite para as séries 4000 e 74C operarem na faixa de 3V a 15V, para a versão HC de 2V a 6V e para HCT de 4,5V a 5,5V. Para as séries de baixa voltagem, a faixa é de 1V a 3,6V para LV e 1,2V a 3,3V, tensão típica de vários sistemas atuais. Podemos notar que esta família e suas versões apresentam a vantagem de possuir uma larga faixa de tensão de alimentação, no necessitando de regulagem precisa na fonte como no caso da TTL. Níveis de tensões e correntes de entrada e saída: Os blocos d família CMOS apresentam estes níveis, especificados nos manuais com variações em função da versão e tipo de bloco utilizado. A tabela 4 apresentam os valores de tensões e correntes para a série 4000B, operando com VDD igual a 5V. Parâmetros Valores 1,5 0,05 3,5 4,95 0,4 1 0,4 1 Tabela 4. VIL VOL VIH VOH IOL IIL IOH IIH 3.1.2. Unidade V V V V mA uA mA uA Margem de ruído As margem de ruído varia para cada série, valores esses calculados usando: VNL=VIL(máx) –VOL(máx) VNH=VOH(min) –VIH(min) A margem de imunidade ao ruído para a família C-MOS é igual a 45% de Vdd, sendo muito alta se comparada com a família TTL. Devido a isso, estes blocos são adequados para serem utilizados em circuitos que operam em sistemas ou ambientes de alto nível de ruído. 3.1.3. Dissipação de Potência Quando o circuito lógico CMOS esta estático, sua dissipação de potencia é extremamente baixa, e aumentará proporcionalmente à freqüência de comutação de estados do circuito. O consumo de potência da família C-MOS (com Vdd=5V) é da ordem de 1nW por porta na série 4000 e 2,5nW por porta na versão 74HC,caracterizando-se em mais uma grande vantagem desta família. 3.1.4. Fan-out O fan-out CMOS depende do atraso de propagação máximo permitido, geralmente, as saídas CMOS estão limitadas a um fan-out de 50 para operação em baixa freqüência, e logicamente em alta freqüência o fan-out teria que ser diminuído. Devido à compatibilidade de algumas versões com TTL, é comum nos manuais, encontrar este parâmetro definido para um carregamento da saída com TTL-LS, sendo este um menor valor (Fan-Out = 10 para HC/HCT). 3.1.5. Velocidade de Comutação Apesar de terem que acionar cargas capacitivas relativamente grandes, sua velocidade de comutação é relativamente rápida devido à baixa resistência de saída em cada estado. 3.1.6. Sensibilidade à eletricidade Estática A grande resistência das entradas CMOS as torna especialmente sensíveis ao acumulo de cargas estáticas, que põem produzir tensões suficientemente grandes para romper a isolação dielétrica entre a porta e o canal do MOSFET. A maioria dos dispositivos CMOS são protegidos por redes dido-resistor em cada entrada limitando a tensão de entrada. 3.1.7. Entradas CMOS não utilizadas Sempre que existirem entradas não utilizadas em chips CMOS, ou mesmo portas inteiras não utilizadas, é fundamental que todas as entradas estejam conectadas a +Vcc ou ao GND. Isto se deve à grande impedância de entradas dessas portas ~10¹² Ω. Qualquer corrente parasita ou decorrente de ruídos na entrada já provoca uma considerável elevação de tensão. Os circuitos CMOS já possuem proteção nas entradas, evitando que essa tensão espúria seja tão grande que danifique os chips. 3.1.8. Portas em paralelo A família CMOS permite com muita facilidade que se conectarem portas em paralelo (ligando-se respectivamente entradas com entradas e saídas com saídas). Assim, consegue-se maior potencia de saída, elevando-se o FAN-OUT ou reduzindo-se os tempos de retardo. 3.1.9. Vantagens e desvantagens da família CMOS Para melhor visualização das vantagens e desvantagens da família CMOS, vamos expor essas características em uma tabela. VANTAGENS *Fabricação simples e barata; *não utiliza resistores; DESVANTAGENS *Tempo de atraso de propagação; *Susceptibilidade a danos provocados por *Alta impedância de entrada; *menor espaço ocupado. eletricidade estática; *Menor velocidade de operação em relação a outras famílias lógicas. 4. Associação do CMOS com o TTL 4.1. TTL – CMOS Quando se conecta uma saída TTL em uma entrada CMOS, assumindo que os dois circuitos tenham o mesmo nível de alimentação (5 Vcc), pode ocorrer um possível problema na interpretação do nível ‘1’ gerado pelo circuito TTL. Segundo a especificação da família TTL, o nível lógico ‘1’ é válido a partir de 2,4 V enquanto que para a família CMOS este nível só é garantidamente detectado a partir de 2/3 Vcc. Para garantir que a conexão TTL-CMOS opere convenientemente é recomendável a colocação de um resistor de “pull-up”na linha de ligação. Este resistor garantirá os níveis de tensão adequados tanto para o nível lógico ‘0’ quanto para o nível ‘1’. 4.2. CMOS – TTL A ligação de uma saída CMOS a uma entrada TTL não apresenta dificuldades do ponto de vista de níveis de tensão, tanto em nível ‘0’ quanto em nível ‘1’. O problema pode surgir com alguns componentes TTL forneçam uma corrente maior que o circuito CMOS pode absorver quando em nível ‘0’. O mesmo problema surge quando se conecta mais de uma entrada TTL a uma saída CMOS. Para atender a estes casos de interface pode ser usado um buffer CMOS com capacidade de corrente maior. Parâmetro Atraso médio (ns) Potência média (mW) Velocidade-potência Frequencia max (MHz) Ruído pior caso (V) IIH (mA) IIL (mA) IOH (mA) IOL (mA) 74 9 10 90 35 0.4 0.04 1.6 0.4 16 TTL S 3 20 60 125 0.3 0.05 2 1 20 LS 9.5 2 19 45 0.3 0.02 0.4 0.4 8 F 3 6 18 100 0.4 0.02 0.6 1 20 4000B 50 0.1 5 12 1.5 0.001 0.001 0.4 0.4 CMOS 74HC/HCT 8 0.17 1.4 40 0.9 0.001 0.001 4 4 ACT 4.7 0.08 0.37 100 0.7 0.001 0.001 24 24
