Conversores Multiníveis em Corrente

UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
Conversores Multiníveis em Corrente
Tese submetida à Universidade Federal de Santa Catarina
para a obtenção do Grau de Doutor em Engenharia Elétrica
Henrique Antônio Carvalho Braga
Florianópolis, 1996
ii
Conversores Multiníveis em Corrente
Henrique Antônio Carvalho Braga
Esta Tese foi julgada adequada para obtenção do título de Doutor em Engenharia,
especialidade Engenharia Elétrica, área de Sistemas de Energia, e aprovada em sua forma
final pelo Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal de
Santa Catarina.
Florianópolis, 18 de Dezembro de 1996.
Prof. Ivo Barbi, Dr. Ing.
Orientador
Prof. Adroaldo Raizer, Dr.
Coordenador do Curso de Pós-Graduação em Engenharia Elétrica
BANCA EXAMINADORA:
Prof. Ivo Barbi, Dr. Ing.
Prof. Arnaldo José Perin, Dr. Ing.
Prof. Enio Valmor Kassick, Dr.,
Prof. Fernando Luiz Marcelo Antunes, Ph.D.
Prof. Gilberto Costa Drumond de Sousa, Ph.D.
iii
Para Fernanda, Lucas e Mateus,
que pacientemente torceraram, sofreram
e aguardaram por este momento.
iv
AGRADECIMENTOS
A Deus, Primeiro Cientista, que convida o homem a participar da imensa obra de
criação e descobrimento do universo.
A meus pais, Luiz e Aracy, pela paciência e dedicação, e por terem me proporcionado
as melhores opções de ensino, dentro de suas possibilidades.
Ao Professor Ivo Barbi, pelo profissionalismo, determinação, amizade e solicitude
durante todas as etapas deste trabalho.
Aos professores e profissionais do Instituto de Eletrônica de Potência da Universidade
Federal de Santa Catarina - INEP/UFSC, pela colaboração em diversos momentos.
Ao amigo, colega e atual professor do INEP, Alexandre Ferrari de Souza, pelas
valiosas colaborações e discussões técnicas, que me propiciaram evoluir em meus
conhecimentos.
Aos colegas e amigos, Carlos Alberto Canesin (professor da UNESP/Ilha Solteira),
Carlos Augusto Ayres (professor da EFEI/MG) e Ewaldo Luiz de Mattos Mehl (professor da
UFPR) pelas colaborações em várias ocasiões.
Aos Bolsistas de Iniciação Científica Juliano Anderson Pacheco, Luiz Cláudio Souza
dos Santos e Frank Weiner Heerdt, pelas contribuições em determinadas etapas deste
trabalho.
Aos amigos de Florianópolis, que com seu carinho, ajudaram a mim e minha família a
superar a saudade e distância do lar.
Ao sofrido Povo Brasileiro, muitas vezes sem o mínimo direito de acesso à Escola,
que com seu suor e impostos me permitiram atingir este estágio de educação.
v
BIOGRAFIA DO AUTOR
HENRIQUE ANTÔNIO CARVALHO BRAGA nasceu em Aimorés, MG, em 01 de
agosto de 1959. Estudou até a quarta série do Primeiro Grau no Grupo Escolar Machado de
Assis, em sua cidade natal. Da quinta à oitava série do Primeiro Grau freqüentou o Instituto
Educaional Carmo, também em Aimorés, MG. O primeiro ano do Segundo Grau foi cursado
no Colégio Tiradentes da Polícia Militar, em Manhuaçu, MG. Em 1976 mudou-se para Juiz
de Fora, onde cursou os dois últimos anos do Segundo Grau e preparou-se para o Exame PréVestibular pelo Sistema CAVE de ensino. Prestou Vestibular em 1978 e foi aprovado na
Pontifícia Universidade Católica - PUC- de Belo Horizonte e na Universidade Federal de Juiz
de Fora - UJFJ, onde classificou-se em quinto lugar e efetivamente concluiu o curso de
Engenharia Elétrica, em 1982. Em 1983 ingressou no Curso de Mestrado em Engenharia
Elétrica da Coordenação dos Programas de Pós-Graduação em Engenharia da Universidade
Federal do Rio de Janeiro - COPPE/UFRJ. Orientado pelo Professor Edson Hirokazu
Watanabe, obteve o grau de Mestre em Ciências, em abril de 1988, na área de Eletrônica de
Potência. Em 1985 classificou-se em primeiro lugar, em concurso público, para provimento
de vaga de Professor de Eletrônica no Departamento de Circuitos Elétricos da Faculdade de
Engenharia da UFJF. Ingressou no quadro docente da UFJF em março de 1986, onde se
mantém ligado profissionalmente até a presente data. Na UFJF foi Coordenador do
Laboratório de Microcomputação - LABMICRO, Tesoureiro da Associação dos Professores
de Ensino Superior - APES e Chefe do Departamento de Circuitos Elétricos. Também foi
fundador e primeiro Conselheiro do Ramo Estudantil do Instituto dos Engenheiros Elétricos e
Eletrônicos - IEEE na UFJF. É membro da Sociedade Brasileira de Automática - SBA, da
Sociedade Brasileira de Eletrônica de Potência - SOBRAEP e do IEEE.
vi
Sumário
Página
Simbologia e Abreviaturas ___________________________________________________ ix
Resumo___________________________________________________________________ xi
Abstract _________________________________________________________________ xii
1. Introdução ______________________________________________________________ 1
1.1. Associação Série de Chaves Semicondutoras _____________________________________ 4
1.2. Associação Paralela de Chaves Semicondutoras __________________________________ 4
1.3. Associação de Conversores Estáticos ___________________________________________ 7
1.3.1. Associação Série de Conversores Estáticos ____________________________________________ 8
1.3.2. Associação Paralela de Conversores Estáticos ________________________________________ 13
1.3.3. Conversão Estática Distribuída ____________________________________________________ 16
1.4. Associação de Células de Comutação __________________________________________ 18
1.5. Objetivos e Metodologia _____________________________________________________ 23
2. A Célula Multinível em Corrente ___________________________________________ 26
2.1. Conceitos Fundamentais ____________________________________________________ 26
2.2. Aplicação ao Conversor Buck-2 células ________________________________________ 34
2.3. Aplicação aos Conversores CC-CC ____________________________________________ 40
2.4. Aplicação aos Inversores de Tensão ___________________________________________ 41
2.5. Aplicação aos Inversores de Corrente__________________________________________ 42
2.6. Aplicação aos Retificadores __________________________________________________ 44
2.7. Conclusões ________________________________________________________________ 45
3. Modelo Matemático dos Conversores MNC ___________________________________ 46
3.1. Modelo da chave PWM _____________________________________________________ 46
3.2. Modelo Entrada-Saída do Conversor Buck - 2 células ____________________________ 49
3.3. Modelo Entrada-Saída do Conversor Buck - 3 células ____________________________ 55
3.4. Modelo Entrada-Saída do Conversor Boost - 2 células ____________________________ 60
vii
3.5. Modelo Controle-Saída do Conversor Buck - 2 células____________________________ 62
3.6. Modelo Controle-saída do Conversor Boost - 2células ____________________________ 64
3.7. Conclusões ________________________________________________________________ 68
4. Nova Técnica de Paralelismo ______________________________________________ 69
4.1. O Paralelismo Convencional _________________________________________________ 69
4.2. Paralelismo de IGBTs_______________________________________________________ 70
4.3. A Célula MNC como Técnica de Paralelismo ___________________________________ 72
4.4. Projeto dos Indutores de Equilíbrio ___________________________________________ 77
4.4.1. Paralelismo MNC Aplicado aos Conversores CC-CC___________________________________ 80
4.4.2. Paralelismo MNC Aplicado aos Inversores de Tensão e Retificadores de Corrente ___________ 87
4.4.3. Paralelismo MNC de Inversores de Corrente e Retificadores de Tensão ____________________ 95
4.5. Técnicas Alternativas de Paralelismo de Células de Comutação ____________________ 98
4.6. Considerações Sobre a Dinâmica do Equilíbrio de Correntes _____________________ 107
4.7. Conclusões _______________________________________________________________ 109
5. Conversores CC-CC Multiníveis em Corrente ________________________________ 110
5.1. Conteúdo Harmônico e Interferência Eletromagnética __________________________ 111
5.2. Corrente Multinível nos Conversores CC-CC __________________________________ 114
5.3. Metodologia de Projeto e Limitações Tecnológicas ______________________________ 121
5.4. Compensação do Desequilíbrio de Correntes___________________________________ 125
5.5. Outras Alternativas para Equilíbrio de Correntes ______________________________ 132
5.6. Conclusões _______________________________________________________________ 136
6. Inversores de Corrente e Retificadores de Tensão MNC________________________ 137
6.1. Inversor de Corrente ______________________________________________________ 137
6.2. Inversores de Corrente MNC________________________________________________ 140
6.3. Estratégias de Chaveamento ________________________________________________ 141
6.4. Seqüência Assimétrica de Chaveamento_______________________________________ 144
6.5. Seqüência Simétrica de Chaveamento ________________________________________ 153
6.6. Estratégia Genérica de Chaveamento _________________________________________ 155
viii
6.7. Inversor MNC Polifásico ___________________________________________________ 159
6.8. Resultados Experimentais __________________________________________________ 161
6.9. Retificador de Tensão MNC ________________________________________________ 167
6.10. Conclusões ______________________________________________________________ 172
7.Um Pré-Regulador de 3,2 kW com FP Unitário
e Comutação Suave em Tensão____________________________________________ 173
7.1. Definição do Sistema_______________________________________________________ 173
7.2. Comutação Não-Dissipativa_________________________________________________ 179
7.3. Orientações de Projeto _____________________________________________________ 186
7.4. Resultados Experimentais __________________________________________________ 201
7.5. Conclusões _______________________________________________________________ 206
8.Conversores Multiníveis em Tensão e Corrente _______________________________ 207
8.1. Proposta de uma Topologia Genérica _________________________________________ 207
8.2. Conversor Buck -2 Células Multinível em Tensão e Corrente _____________________ 209
8.3. Conclusões _______________________________________________________________ 214
9.Conclusão Geral ________________________________________________________ 215
Referências Bibliográficas _________________________________________________ 223
Apêndice A - Arquivos de Simulação no Pspice® _______________________________ 228
ix
Simbologia e Abreviaturas
SÍMBOLO
SIGNIFICADO
UNIDADE
utilizado para indicar fluxo convencional positivo de correntes
↑
utilizado para polaridade positiva convencional de tensões (ou +/-)
A
terminal ativo da célula de comutação unidirecional em tensão
C
terminal comum da célula de comutação
cf.
confira ou conforme
Co
capacitância do capacitor filtro de tensão
δ
quociente entre as razões cíclicas D2/D1 para conversor MNC-2 células
D
razão cíclica
∆i
variação de corrente nos indutores ou chaves
Dq
razão cíclica da célula q (também usado para denominar diodos)
∆t
atraso no comando das chaves
e.g.
exempli gratia (por exemplo)
µF
s
f
freqüência escalar de uma grandeza alternada (senoidal ou não)
φ
ângulo relativo ao atraso no comando das chaves
fS
freqüência de chaveamento de um conversor estático
Hz
I
corrente de fonte independente cc
A
i
corrente em ramo de um circuito (valor instantâneo)
A
IC
corrente média que sai do nó comum, C, de uma célula de comutação
A
λ
número de níveis de corrente de um conversor MNC
Lo
indutância filtro de corrente
Hz
H
x
SÍMBOLO
SIGNIFICADO
UNIDADE
m
margem de segurança usada no projeto de indutores de equilíbrio
M
índice de modulação
n
número de células de comutação associadas
P
terminal passivo da célula de comutação unidirecional em tensão
q
razão entre a resistência parasita, rL, do indutor de equilíbrio e r
θ
representação do tempo em grandeza angular (é igual a ωt)
r
resistência “média”de condução de uma célula de comutação
ρ
razão entre a resistência série do indutor de filtro (nó C) e r
rL
resistência parasita dos indutores de grampeamento
Ω
Ro
resistência de carga
Ω
rON
resistência de condução de chaves ou diodos (modelo resistivo)
Ω
tempo (em segundos, ms ou µs)
s
t
rad (ou o)
Ω
T1, T2
terminal ativo ou passivo da célula de comutação bidirecional em tensão
THD
taxa de distorção harmônica (“total harmonic distortion”)
%
TS
período de chaveamento (=1/fS)
s
V
tensão de fonte independente cc ou valor eficaz de tensão senoidal
V
v
tensão entre nós de um circuito (valor instantâneo)
V
ω
freqüência angular de um sinal alternado
rad/s
xi
Resumo
Neste trabalho propõe-se uma nova estrutura de associação paralela de células de
comutação que também apresenta múltiplos níveis de corrente nos elementos internos de
equilíbrio. Baseado nesta característica, o conceito de multiníveis em corrente é introduzido
aqui, exigindo uma diferenciação na terminologia convencional empregada até a presente
data.
A célula genérica multinível em corrente (MNC) consiste na associação paralela de
células de comutação por meio de indutores de grampeamento de corrente que garantem, na
condição recomendada de projeto, uma distribuição de corrente equilibrada entre as chaves
semicondutoras da estrutura. A estrutura genérica pode ser empregada como técnica de
paralelismo, situação em que as chaves são disparadas com o mesmo sinal de comando, ou na
geração de multiníveis de corrente no ramo de tensão da célula, aplicação que exige
defasagens e estratégias de comando específicas, em determinados casos.
Como técnica de paralelismo a célula MNC possui a vantagem de empregar um menor
número de elementos de equilíbrio, quando comparada com outras alternativas. A técnica
garante, ainda, um mecanismo de supressão de picos de corrente superando, assim, a técnica
convencional de associação paralela de chaves. Por meio desta característica, acredita-se
obter conversores mais robustos e confiáveis. Praticamente todos os conversores estáticos,
operando em condução contínua de corrente, podem beneficiar-se desta nova técnica.
Enquanto projetada para aproveitamento dos multiníveis de corrente a célula MNC é
capaz de otimizar o conteúdo harmônico do conversor, reduzir interferência eletromagnética
conduzida ou irradiada e, em determinados casos, viabilizar a obtenção de um fator de
potência “quase-unitário”.
No corpo do trabalho foram incluídas análises teóricas, equacionamento matemático,
resultados de simulação e experimentação para, praticamente, todos os casos estudados.
Novas estruturas e técnicas também foram sugeridas aqui, pois enquadram-se também no
tema principal proposto.
xii
Abstract
This work presents a new electric structure for parallel connection of commutation
cells, having its internal elements conducting a number of intermediate current levels. By this
way, the current multilevel concept has been introduced for the very first time, requiring a
different terminology from the one employed nowadays.
The generic current multilevel cell associates any number of single commutation cells
by means of clamping inductors which guarantee, assuming a good design, a balanced
distribution of currents among the semiconductor switches of the structure. The generic
structure can be used to substitute the conventional parallel connection technique, a situation
that implies in the same gate signal for all the active switches, or to generate current
multilevels through the cell voltage branch, an application that requires delayed gate signals
and specific switching strategies, depending on the case.
As a new paralleling technique the new current multilevel cell has the advantage of
employing less balancing elements, as compared to other similar alternatives. The technique
also ensures a current clamping mechanism, which prevents that a single switch conducts
alone all the current of the structure. This situation is a known problem in the conventional
paralleling technique. Thus, the new technique can provide more reliable and robust
paralleled converters. Almost all static converters can take benefit of the new paralleling
technique.
When it is designed to generate current multilevels, the new cell can provide
converters with harmonics optimization (low THD), reduced irradiated and conducted EMI
and also a “quasi-unity” power factor rectifier.
Along this text a number of theoretical analyses have been included as well as
mathematical models, simulation and experimental results for almost all the studied cases.
Some other techniques and structures have been also suggested here, since they are related to
the main goal of the whole work too.
1
Capítulo
U
1.
Introdução
m dos mais importantes enfoques de pesquisa na indústria de componentes
usados em Eletrônica de Potência consiste na busca de dispositivos
semicondutores de potência capazes de conduzir elevadas correntes e
paralelamente suportar grandes valores de tensão quando bloqueados.
Neste sentido foram desenvolvidos novos dispositivos na última década, cada um dos quais
apresentando características máximas de tensão, corrente e freqüência qualificando-os para
diferentes aplicações.
De acordo com a tecnologia empregada na fabricação pode-se classificar os atuais
componentes semicondutores de potência em quatro grandes grupos principais: os tiristores
(SCR, GTO, etc.), os transistores de junção bipolar (BJT), os transistores de efeito de campo
(JFET, MOSFET, etc.) e os transistores híbridos ou transistores bipolares de gatilho isolado
(IGBT). Esta ordem de apresentação é cronológica, ou seja, os tiristores inauguraram a era
dos semicondutores controlados de potência enquanto os IGBTs consistem numa tecnologia
mais recente. Alguns destes componentes ocupam faixas bastante específicas de aplicações e
níveis de potência. Os tiristores, por exemplo, ainda reinam absolutos em aplicações de alta
potência e baixa freqüência (e.g. tração elétrica e transmissão HVDC - alta tensão/corrente
contínua). Já os IGBTs têm sido aplicados em freqüências intermediárias (menor que 50kHz)
em potências cada vez maiores (já superaram 1 MVA em 1996), chegando atualmente a
ameaçar os tiristores de potência mais baixa como os GTOs. Os IGBTs são usados hoje em
aplicações que vão desde fontes chaveadas a acionamento de motores. Os MOSFETs, por
outro lado, têm sido utilizados em médias potências e altas freqüências (50 a 600_kHz),
tipicamente em fontes chaveadas com comutação não dissipativa, periféricos de
computadores, eletrônica automotiva e fontes de potência para aquecimento indutivo [1]. Os
transistores bipolares ocupam, juntamente com os MOSFETs, a menor faixa de potência (até
dezenas de kW), sendo capazes de chavear satisfatoriamente até 20 kHz (mas em operação
linear operam até 30 MHz). Em determinadas aplicações tanto os MOSFETs quanto os
transistores bipolares também têm sido ameaçados por componentes mais modernos, como o
IGBT. Circuitos Integrados de potência (“smart power IC’s”) consistem em um novo capítulo
da Eletrônica de Potência, e têm sido desenvolvidos para atuar até na faixa de médias
potências, devendo substituir componentes discretos e circuitos convencionais de disparo e
2
proteção. Outros componentes recentes incluem o “MOS-controlled thyristor” (tiristor com
tecnologia de gate MOS, ou ainda tiristor de controle MOS) e o “Emitter-switched thyristor”
(ou tiristor chaveado pelo emissor). Eles devem ser utilizados em aplicações que exijam
tensões superiores a 2 kV [1], [2], [3].
A Tabela 1.1 reúne um conjunto de informações a respeito do estado-da-arte dos
componentes básicos mencionados aqui.
TABELA 1.1
- VALORES NOMINAIS MÁXIMOS DOS COMPONENTES (1996) COMPONENTE
TENSÃO, V
CORRENTE, A
FREQÜÊNCIA, kHz
POTÊNCIA, kVA
TIRISTOR
10.000
5.000
2
10.000
TRANSISTOR
1.000
300
20
200
MOSFET
1.000
100
50
50
IGBT
3.000
1.000
20
3.000
Para se atingir os níveis de tensão e corrente de alguns elementos da Tabela 1.1 os
fabricantes recorrem, em geral, a técnicas de produção de circuitos integrados. Para ampliar
os limites de corrente são produzidos módulos que contêm componentes discretos em paralelo
(na prática um paralelismo de “chips”). Estes módulos minimizam problemas de “layout” e
divergência de parâmetros, permitindo uma operação segura com elevados níveis de corrente
apesar de, geralmente, serem de alto custo[4]. Para os IGBTs, por exemplo, o limite de
corrente e potência dos componentes discretos está em torno de 70A e 200kVA.
Os valores desta tabela são aproximados, devendo ser usados apenas como estimativa,
já que a diversidade de fabricantes e tecnologias oferecem um universo muito extenso de
alternativas. Deve-se observar também que nem sempre é possível encontrar um componente
capaz de operar simultaneamente com os valores máximos indicados em uma mesma linha da
tabela. Outros parâmetros como a energia gasta no comando e corte, queda de tensão em
condução, custo, etc., também são fundamentais para a caracterização de um determinado
componente, mas não foram incluídos na tabela. A freqüência de trabalho máxima mostrada
não considera a possibilidade de circuitos de comutação suave, o que certamente ampliaria os
limites descritos. Os valores indicados consideram um limite aceitável de perdas de
chaveamento em operação dissipativa.
3
A Fig. 1.1 mostra as principais aplicações de Eletrônica de Potência, em função da
tensão de bloqueio e corrente de condução exigida dos componentes semicondutores.
1000
FONTES
CHAVEADAS
AUTOMAÇÃO
INDUSTRIAL
100
Corrente de Condução, A
HVDC
TRAÇÃO
ELÉTRICA
ACIONAMENTO
DE MOTORES
10
1
“BALLASTS” DE
ILUMINAÇÃO
ELETRÔNICA
EMBARCADA
(AUTOMOTIVA)
0.1
10
100
1000
Tensão de Bloqueio, V
10 000
Fig. 1.1- Aplicações típicas da Eletrônica de Potência.
Da Tabela 1.1 e Fig. 1.1 fica claro que alguns componentes podem ser utilizados em
diferentes aplicações, enquanto outros estão limitados a faixas específicas de potência. Mas,
os fabricantes de semicondutores mantêm um trabalho contínuo na pesquisa de novos
componentes, especialmente na tentativa de atingir e superar a marca dos kV e kA. Conforme
mencionado anteriormente uma possibilidade é produzir módulos de potência [4], [5]. Outras
técnicas incluem a extensão da junção de bloqueio direto por toda a área do dispositivo e não
somente em parte dele, conforme aplicado no tiristor de controle MOS [6]. Entretanto, os
novos dispositivos são normalmente mais caros, de difícil acesso e pouco conhecidos. Os
engenheiros preferem, então, empregar componentes bem estabelecidos no mercado, de baixo
custo e confiáveis. Assim, se uma determinada aplicação exige valores de tensão ou corrente
superiores aos que o dispositivo escolhido é capaz de lidar recorre-se ao processo de
associação de componentes. Associação série para grandes tensões e paralela para grandes
correntes. Este procedimento exige, em geral, um projeto cuidadoso e preciso para
determinados componentes. Alguns problemas comuns são: dificuldade de sincronismo na
entrada em condução e bloqueio, variações bruscas de tensão ou corrente nos dispositivos,
instabilidade térmica, etc.
4
Para melhorar a confiabilidade da associação série e paralela de alguns tipos de chaves
semicondutoras de potência pode-se recorrer a diversos recursos, alguns bem difundidos na
literatura técnica.
1.1.
Associação Série de Chaves Semicondutoras
A associação série de componentes requer procedimentos mais ou menos comuns para
os diferentes tipos de chaves semicondutoras. O problema aqui consiste em garantir que todos
os componentes da associação estejam submetidos à mesma tensão (dentro de certa
tolerância), tanto sob o ponto de vista estático quanto dinâmico. Do ponto de vista estático
ocorre que os componentes nem sempre possuem o mesmo modelo de estado ON (quedas de
tensão e impedâncias). A situação se agrava para componentes de lotes diferentes e é menos
crítica dentro de um mesmo lote. Sob o ponto de vista dinâmico existe a possibilidade de
apenas um componente ter que suportar toda a tensão do conversor, admitindo que os demais
tenham entrado em condução antes.
Os SCRs (“Silicon Controlled Rectifiers”) podem ser usados como exemplo para
ilustrar a necessidade de uma rede auxiliar, a fim de minimizar os problemas da associação
série simples. A solução mais comumente empregada é mostrada na Fig. 1.2, onde se percebe
a existência de elementos resistivos em paralelo com circuitos “snubbers” convencionais.
Naturalmente a impedância desta rede auxiliar deve ser projetada para não interferir no
chaveamento normal dos componentes.
Rede Auxiliar
de Equilíbrio
Estático e Dinâmico
de Tensão
Fig. 1.2- Associação série de SCRs.
Os demais componentes semicondutores de potência requerem estruturas similares
para garantia da distribuição equilibrada de tensão, estática e dinâmica.
1.2.
Associação Paralela de Chaves Semicondutoras
A Fig. 1.3 mostra o que ocorre em uma associação paralela de um par de dispositivos
quaisquer quando um componente assume toda a corrente durante o início de condução ou
bloqueio do par. Imperfeições de “layout”, indutâncias parasitas de fios e cabos e
5
divergências no comportamento dinâmico dos dispositivos, respondem por problemas na
entrada em condução ou bloqueio de virtualmente todos os componentes semicondutores.
Atrasos no bloqueio podem ocorrer principalmente com transistores, devido ao tempo de
armazenagem (“storage time”), e com IGBTs, devido ao efeito da corrente de cauda [7].
Corrente na Chave 1
Corrente na Chave 2
tempo
(a)
(b)
Fig. 1.3 - Chaveamentos com desequilíbrio de corrente em um par paralelo.
a) Entrada em condução; b) Bloqueio
Para viabilizar a associação paralela de transistores bipolares, BJTs, torna-se
necessária a utilização de resistores de emissor, como mostrado na Fig. 1.4. A ausência desses
elementos pode determinar a condução permanente de apenas uma chave, provocando o
fenômeno conhecido como desequilíbrio térmico (“thermal runaway”). Esta situação acontece
porque a tensão de saturação, VCEsat, do transistor possui coeficiente de temperatura negativo.
Ou seja, quanto mais corrente conduz um componente maior a sua temperatura, o que reduz a
sua tensão de saturação e o expõe o melhor caminho para a corrente. Esta realimentação
determinará, por fim, uma temperatura superior à que o componente pode suportar,
provocando sua destruição.
i1
i2
Q1
Q2
R
R
Fig. 1.4- Associação Paralela de Transistores Bipolares.
6
A associação paralela de SCRs (Silicon Controlled Rectifiers) pode também ser
inviabilizada pelos diferentes tempos de entrada ou saída de condução dos elementos. O
equilíbrio estático é resolvido, em geral, pela conexão série de fusíveis (cuja queda de tensão
é superior à dos tiristores, definindo assim uma distribuição de corrente equilibrada). Sob o
ponto de vista dinâmico, entretanto, costuma-se utilizar indutâncias em série com os
elementos semicondutores, como representado na Fig. 1.5a. Isto tem o efeito de limitar a taxa
de di/dt que poderia ser destrutiva para alguns elementos. Em alguns casos economicamente
justificáveis pode-se utilizar ainda indutâncias acopladas, como mostra a Fig. 1.5b. Deve-se
lembrar também que os SCRs devem ser protegidos contra dv/dt extremos, o que exige um
circuito snubber em paralelo com os componentes semicondutores (não mostrados na figura)
aumentando, assim, a complexidade da estrutura.
(a)
(b)
Fig. 1.5- Associação Paralela de SCRs.
a) Indutâncias em série; b) Indutâncias acopladas
O coeficiente de temperatura positivo da resistência de condução dos MOSFETs
torna-se vantajoso para este tipo de componente semicondutor. Quanto maior a corrente de
um elemento em paralelo, maior sua resistência condução, o que em contrapartida limita o
crescimento da corrente, determinando um melhor equilíbrio estático de corrente. Assim, os
MOSFETs não requerem normalmente resistores ou indutores quando associados em paralelo.
Esta observação se aplica, no entanto, apenas para as condições de regime permanente do
componente. Para condições dinâmicas, diferenças no tempo de chaveamento e diferenças nas
indutâncias externas (cabos e parasitas) podem determinar um severo desequilíbrio refletido
em transitórios de corrente e tensão que afetam a operação do dispositivo. Os estados
dinâmicos são complexos e são função de muitas variáveis. Desta forma os componentes em
paralelo que sofrem as ações transitórias do desequilíbrio de corrente serão continuamente
submetidos a esforços diferentes dos demais. É possível afirmar, portanto, que este regime
poderá definir uma redução de confiabilidade e vida-útil dos circuitos em questão.
Em função dos recentes avanços na fabricação de IGBTs (“insulated gate bipolar
transistors”) diversos trabalhos têm sido publicados sobre as características destes elementos
7
quando associados em paralelo [8], [9], [10]. Os IGBTs mais comuns no mercado são do tipo
epitaxial (“punch-through” ou PT) e possuem coeficiente de temperatura negativo (em relação
à tensão de saturação coletor-emissor), semelhante aos transistores bipolares. Desta forma
estes componentes também podem sofrer o efeito do desequilíbrio térmico, sendo
imprescindível a montagem dos componentes num mesmo dissipador [11]. Para garantir o
equilíbrio dinâmico de corrente em uma associação paralela de IGBTs exige-se um projeto
cuidadoso de “layout”. Deve-se buscar a total simetria dos ramos que envolvem os
componentes, reduzindo ao máximo as indutâncias parasitas de fios e cabos. Em geral, as
soluções propostas pelos fabricantes envolvem módulos e produtos especialmente projetados
para uma perfeita associação paralela, como no caso do encapsulamento ISOTOP®[5]. Na
prática isto representa linha de produção menor e, conseqüentemente, uma solução mais cara.
Uma outra categoria de IGBTs usa tecnologia homogênea (“non-punch-through” ou
NPT) e apresenta coeficiente de temperatura positivo, de forma que o problema do
desequilíbrio térmico é inexistente [5], [9]. Mas, os problemas de layout e diferenças nos
comportamentos dinâmicos dos componentes da associação ainda é um fato que deve ser
levado em consideração no projeto.
Recentemente, alguns grupos de pesquisa têm investido numa alternativa à simples
associação de componentes procurando, mais amplamente, a conexão de múltiplos
conversores. Outra linha de trabalho busca encontrar células básicas de comutação capazes de
serem associadas indefinidamente e que possam ser aplicadas a qualquer tipo de conversor
estático conhecido.
1.3.
Associação de Conversores Estáticos
De maneira similar à que inspira a associação de chaves de potência, uma linha de
pesquisa recente estuda as possibilidades de associação de conversores em série e em
paralelo. A idéia principal por trás desta técnica consiste em repartir a tensão ou corrente total
de um conversor (em geral um inversor) entre um número determinado de conversores
menores. Em determinados casos é possível, ainda, obter níveis intermediários de tensão ou
corrente que viabilizam a síntese de uma forma de onda alternada em degraus, com baixa
distorção harmônica. O principal objetivo deste procedimento consiste na redução de perdas e
melhoria da estabilidade mecânica dos acionamentos de motores ca. Esta técnica deu origem
ao termo multinível, que tem sido largamente utilizado para designar níveis intermediários de
tensão em conversores. Provavelmente a terminologia tenha surgido a partir dos arranjos de
8
transformadores multifases, muito utilizados nos primórdios da Eletrônica de Potência [12].
Importantes contribuições à nomenclatura, equacionamento e teoria generalizada de
conversores multiníveis de tensão são apresentados em [13].
A associação série ou paralela de conversores pode ser realizada para conversores com
entrada em tensão ou corrente. O texto a seguir apresenta alguns casos típicos propostos e
publicados, em sua maioria, na última década. Estes exemplos, e a seqüência com que são
apresentados (apesar de não ser uma seqüência cronológica de proposição científica),
compõem o conjunto básico de apoio bibliográfico que norteou o caminho para motivação
deste estudo. Em determinados casos fica impossível referenciar todas as contribuições em
um assunto específico, bem como encontrar a referência original ou primeira.
1.3.1. Associação Série de Conversores Estáticos
Os conversores cc-cc podem ser associados em série conforme exemplifica a Fig. 1.6
para pares de conversores buck e boost. A idéia poder ser expandida aos demais conversores
(buck-boost, c′uk, sepic e zeta), além de poder ser generalizada para um número qualquer de
unidades. A estrutura duplo-boost foi proposta como uma forma de reduzir o volume final do
conversor operando com correção do fator de potência, tendo sido originalmente denominada
de boost três-níveis [14], [15]. Isto é alcançado pela operação simétrica das chaves (mesma
largura de pulso e defasadas de metade do período) e pela conseqüente divisão da tensão de
saída entre os dois conversores. Assim, pode-se reduzir à metade o valor do indutor de
entrada, enquanto que as perdas de condução e chaveamento podem ser reduzidas (exigindo
menor volume de dissipador). Na prática a divisão de tensão não é tão simples de ser obtida e
alguns trabalhos têm procurado técnicas para alcançar o equilíbrio desejado [16].
V
V/2
V/2
V/2
V/2
(a)
V
(b)
Fig. 1.6 - Associação série dupla de conversores cc-cc.
a) Duplo buck (ou buck três níveis); b) Duplo boost (ou boost três níveis)
A Fig. 1.7 mostra um esquema simplificado da associação de três inversores de tensão
(“voltage source inverter” - VSI) em meia-ponte proposta em [17]. Esta topologia foi sugerida
para permitir a repartição equilibrada da tensão de entrada (750V) através de transistores
9
bipolares com capacidade de bloqueio menor. O inversor é comandado de maneira
convencional. Ou seja, as chaves S1, S3 e S5 recebem o mesmo pulso de disparo que é, por sua
vez, complementar (com devido tempo morto) ao pulso que dispara as chaves restantes. T1, T2
e T3 são transformadores para conexão à carga.
inversor meia-ponte
V
6
V
V
6
6
carga
T1
S1
S2
T1
Rede de
Grampeamento
T2
de Tensão
T3
6
V
6
carga
V
6
T2
V
6
V
6
carga
T3
S3
S4
S5
S6
Fig. 1.7 - Associação série de inversores VSI em meia-ponte.
A estrutura da Fig. 1.7 inclui ainda um circuito especial de grampeamento (não
detalhado na figura) das tensões nos primários dos transformadores, a fim de garantir uma
divisão de tensão segura. Os secundários dos transformadores também são conectados em
série produzindo uma tensão de cerca de 300V de pico. O comando utilizado não permite
operação multinível de tensão. Entretanto, isto poderia ser alcançado por meio de uma
estratégia de comando que incluísse atrasos entre os pulsos de disparo das chaves de mesmo
grupo.
A Fig. 1.8 apresenta um exemplo de associação série de inversores de tensão
monofásicos em ponte completa (ou “H-bridge”)[18].
10
V1 =
V
2
V2 =
V
2
S1
S2
S3
S4
S5
S6
S7
S8
Carga
Fig. 1.8 - Associação série de inversores VSI em ponte completa.
A estrutura da Fig. 1.8 é capaz de impor à carga cinco níveis de tensão: +V, +V/2, 0, V/2 e -V. O circuito emprega oito chaves que, como para o inversor convencional, são
disparadas de forma complementar. Ou seja, se S1 conduz S3 está aberta, se S2 conduz S4 está
aberta, e o mesmo se dá para as chaves do inversor inferior. Isto garante que as chaves estarão
submetidas no máximo a uma tensão igual a V/2, que é metade da tensão total, V. Deve-se
observar, ainda, que para uma aplicação de carga genérica o circuito exige que as chaves
contenham diodos em anti-paralelo (o que é uma característica comum de algumas chaves
modernas, como MOSFETs e IGBTs-PT). Utilizando até 16 combinações de chaveamento
pode-se associar à seqüência de disparo qualquer método de otimização de harmônicos do
tipo PWM (“Pulse Width Modulation”). A Fig. 1.9 mostra uma tensão de saída possível onde
se utilizou larguras idênticas para todos os pulsos. Entretanto, poder-se-ia utilizar também
uma modulação do tipo PWM senoidal. Ou ainda, dependendo da freqüência da saída e do
nível de potência da aplicação, poder-se-ia evitar qualquer modulação. Isto reduziria as perdas
de chaveamento mas iria piorar o conteúdo harmônico na saída. Cumpre notar, porém, que a
técnica multinível exige muito menos das chaves, já que a freqüência de chaveamento de uma
chave individual é inferior à da repetição de pulsos na tensão de saída. Portanto, estratégias de
comando (modulações) mais complexas podem ser utilizadas, ja’ que não determinam
necessariamente numa elevação da freqüência de chaveamento, fator que deve ser evitado em
altas potências.
11
Tensão na Carga
+V
+V
2
0
Tempo
-V
2
-V
Fig. 1.9 - Tensão de saída multinível com controle por largura de pulso.
A topologia da Fig. 1.8 tem, entretanto, a desvantagem de exigir duas fontes de tensão
separadas (isoladas). É verdade que a partir de um sistema alternado poder-se-ia obter estas
duas fontes por meio de transformadores com secundário duplo, e posterior retificação. Mas
isto, sem dúvida, é uma característica bastante onerosa (e volumosa). A aplicação da técnica
da Fig. 1.8 apenas se justifica, portanto, quando uma variedade de potenciais cc é disponível.
Este sistema, bem como as técnicas de controle propostas em [18], pode ser estendido para
um número qualquer de inversores em série (um número indefinido de níveis de tensão) e
também ser adaptado para estruturas trifásicas.
A Fig. 1.10 apresenta uma topologia multinível proposta anteriormente àquela
mostrada na Fig. 1.8 e possui a vantagem de prescindir de múltiplas fontes cc. Entretanto,
como se pode notar, exige uma rede passiva (capacitores em paralelo com resistores) para
viabilizar os níveis intermediários de tensão [13]. No caso ideal, os capacitores assumem uma
tensão fixa igual à tensão de entrada dividida pelo número de chaves, excluindo a de neutro. É
possível conectar à carga qualquer ponto de tensão intermediária, o que viabiliza uma forma
de onda multinível. Nesta estrutura as chaves com mesmo índice operam de forma
complementar (quando a superior conduz a inferior está bloqueada, e vice-versa). Por este
motivo, a tensão nas chaves bloqueadas não é igual para todas elas. Por exemplo, se Sn
conduz, Sn’ estará submetida à tensão total V. Por outro lado, as tensões de bloqueio
diminuem conforme a chave esteja mais próxima do ponto neutro.
Apesar de permitir um total controle da forma de onda de tensão na carga esta
estrutura não obedece à regra da divisão da tensão de entrada entre as chaves (que é uma
característica fundamental da associação série). Consiste, assim, numa variação topológica
dos inversores conhecidos, capaz de gerar uma tensão multinível sem reunir as vantagens da
associação série de conversores. A configuração apresentada é do tipo inversor em meiaponte. Assim como no caso anterior, pode-se realizar ordens de comando associadas a
qualquer tipo de modulação, visando melhorar ainda mais a qualidade (reduzir os
12
harmônicos) da tensão de saída. Aliás, esta preocupação é compartilhada por todos os
inversores multiníveis.
V
2n
Sn
S
V
2n
S
2
1
V
2n
V
V
2n
V
2n
Carga
S0
,
S1
,
S2
V
2n
,
Sn
Fig. 1.10 - Inversor multinível de tensão em meia-ponte.
O inversor em meia-ponte da Fig. 1.10 é capaz de produzir n+1 níveis de tensão
(incluindo o zero) na carga, enquanto o inversor em ponte completa permitiria uma operação
com 2n+1 níveis. Por exemplo, o inversor meia-ponte (ou três-níveis) formado por duas
chaves mais a de neutro pode imprimir à carga os níveis +V/2, 0 e -V/2, enquanto o pontecompleta permite os níveis +V, +V/2, 0, -V/2, -V. Esta configuração é apresentada na
Fig. 1.11, onde se pode observar que o circuito possui duas chaves a menos em comparação
com a estrutura da Fig. 1.8, que é equivalente em termos de níveis de tensão gerados na carga.
Este circuito também é conhecido como três-níveis (devido aos três potenciais de tensão
compostos pela entrada e dois capacitores), apesar de poder impor à carga cinco níveis de
tensão. É claro que esta afirmativa está subordinada ao fato de os capacitores manterem suas
tensões estáveis. Para garantir isto é necessário que a estratégia de comando seja tal que os
capacitores tenham ciclos de carga e descarga idênticos, para um período da tensão alternada
de saída (ou para múltiplos deste).
V
2
V
S1
Carga
So
V
2
S2
,
S1
,
So
,
S2
Fig. 1.11 - Inversor VSI multinível em ponte completa.
V
2
V
2
13
Existe ainda a possibilidade de se associar inversores CSI em série, como proposto em
[19] e mostrado na Fig. 1.12 para três unidades. Entretanto, a estratégia de modulação e
disparo utilizada nesta referência parece não beneficiar as chaves com uma divisão
equilibrada de tensão.
I cc
Fonte de
Corrente cc
Inversor CSI
Fig. 1.12 - Associação série de inversores de corrente.
1.3.2. Associação Paralela de Conversores Estáticos
Conversores cc-cc podem ser associados em paralelo conforme ilustra a Fig. 1.13a
para dois conversores boost. Esta idéia foi proposta originalmente como uma forma de
superar as limitações tecnológicas dos componentes, tendo sido denominada conversão
“interleaved” [20]. Mais recentemente esta técnica tem sido resgatada e aplicada na correção
do fator de potência (PFC) de fontes chaveadas [21], [22]. A conversão “interleaved” referese à interconexão de múltiplos conversores para os quais a freqüência de chaveamento é a
mesma, mas os pulsos de disparo são defasados. Isto permite benefícios análogos aos
alcançados com o conversor cc-cc três níveis da Fig. 1.6. É claro que a técnica pode ser
ampliada para um número qualquer de elementos e seria possível também disparar os
dispositivos com o mesmo sinal de comando. Outros conversores cc-cc poderiam também ser
associados de forma semelhante, como mostra a
Fig. 1.13b para o conversor buck. A
14
generalização desta idéia é um assunto que será tratado mais apropriadamente no Capítulo 4
(cf. também a Fig. 1.18).
I
Lf
D2
I/2
L2
I/2
I/2
L1
I
D1
S
S
1
2
I/2
(a) Boost
(b) Buck
Fig. 1.13 - Conversores cc-cc em paralelo.
A Fig. 1.14 mostra um exemplo monofásico da associação paralela de dois inversores
VSI em ponte completa [23], [24]. Através desta técnica a corrente da carga é igualmente
partilhada pelas chaves ativas. Assim, espera-se que quando a corrente da carga, io, assumir
seu valor máximo as correntes provenientes das chaves, i1 e i2, fluirão com a metade deste
valor, ou seja io/2. A topologia pode ser aplicada a inversores trifásicos e ser generalizada para
um número maior de inversores em paralelo. Entretanto possui duas desvantagens: só permite
um número par de inversores e exige a construção de indutores acoplados, geralmente de
implementação mais complexa.
i
1
i2
V
io
Carga
Fig. 1.14 - Associação paralela de inversores de tensão em ponte completa
Assim como para o circuito da Fig. 1.8 aqui também torna-se importante a definição
de uma estratégia de comando, capaz de minimizar o conteúdo harmônico da saída, seja para
otimizar o acionamento de motores, seja para reduzir a interferência eletromagnética
irradiada. A técnica de paralelismo da Fig. 1.14 pode ser aplicada a uma grande variedade de
conversores em Eletrônica de Potência.
Estendendo a linha de pensamento da associação de conversores, é possível conectar
também inversores de corrente (“current source inverter”, CSI) em paralelo, como mostra a
Fig. 1.15. Esta topologia foi proposta em [25], a fim de aumentar a capacidade de potência
15
dos inversores de corrente e viabilizar a redução do ruído e perdas no acionamento de motores
de indução. Naturalmente o circuito pode ser generalizado para um número qualquer de
conversores [26]. Entretanto, devem ser considerados os problemas pertinentes ao controle do
fluxo de potência simultaneamente com o controle do conteúdo harmônico [27]. Uma
importante contribuição desta técnica consiste na implementação de multiníveis de corrente,
até então só referenciada para inversores de tensão. A geração de sinais de comando para
viabilizar o bom equilíbrio de corrente entre os inversores (e chaves) torna-se um assunto
particular e complexo, sobretudo pelo grande número de dispositivos envolvidos [27].
I/2
I
ia
I/2
Fonte de
Corrente
a
b
c
Motor de
Indução
Inversor 1
Inversor 2
Capacitores
de Filtragem
Fig. 1.15- Associação de dois inversores de corrente em paralelo
A Fig. 1.16 mostra as formas de onda ideais para a corrente de saída na fase a do
circuito da Fig. 1.15 , bem como as contribuições individuais dos inversores, ia1 e ia2, em
função da corrente de entrada Idc. A variável α é a defasagem entre as correntes geradas pelos
dois inversores. Não se utilizou aqui nenhum tipo de modulação adicional o que, certamente,
poderia melhorar ainda mais a qualidade da forma de onda da tensão e corrente na carga.
16
i a1
I
2
i a2
I
2
I
i = i
a
a1
+ i
I
2
a2
π
3
α
α
Fig. 1.16 - Corrente multinível na fase a e suas componentes.
1.3.3. Conversão Estática Distribuída
Pode-se concluir, a partir dos exemplos deste item, que a maior parte dos sistemas de
Eletrônica de Potência é capaz de ser representada por meio da associação de módulos
conversores básicos. Neste sentido, uma nova abordagem na associação de conversores tem
sido considerada, tendo como objeto principal a busca da distribuição equilibrada da potência
total entre um determinado número de conversores “autônomos” [28], [29]. Esta nova técnica
tem sido denominada “conversão distribuída”, ou ainda “sistemas com arquitetura celular”.
Esta segunda denominação será evitada neste texto, já que pode ser mal interpretada com o
tema discutido no próximo item. O assunto tem sido tratado como uma forma de se reduzir o
volume final do sistema por meio da elevação da freqüência nos conversores individuais.
Pode-se dizer que a conversão distribuída permite ainda, em relação ao sistema não
distribuído, um desempenho superior e uma maior confiabilidade. A questão da
confiabilidade está relacionada com a eventual introdução de módulos extras ou redundantes,
que em caso de falha individual reduzem a probabilidade de falha total do sistema [30]. A
Fig. 1.17 mostra um diagrama de blocos simplificado da técnica em questão.
17
Controle de Tensão
Controle de Corrente
Conversor 1
Tensão
de
Entrada
Conversor 2
Carga
Conversor n
Fig. 1.17 - Conversão distribuída.
Conforme mostra a Fig. 1.17 um sistema de conversão estática distribuída é uma
forma de se associar em paralelo vários conversores de baixa potência na tentativa de facilitar
a construção de sistemas de conversão estática de alta potência. Na prática, o equilíbrio
desejado entre os conversores básicos deverá ser alcançado por meio do controle da tensão e
corrente de um conversor individual, baseado em informações sobre o número de conversores
utilizados, bem como dados sobre os demais módulos [31], [32]. Assim, os conversores
individuais não são tão autônomos assim. De fato o termo autonomia tem sido substituído
recentemente por “quase-autonomia”, como pode ser concluído confrontando [33] e [34].
Dentro da concepção dos conversores distribuídos também busca-se uma forma
adequada para conexão das saídas em paralelo. Neste sentido foi desenvolvida a técnica
mostrada na Fig. 1.18 [29], que consiste numa forma de se associar inversores com pólo
ressonante (PRI), que é um tipo de estrutura com perdas de chaveamento nulas [35]. Apesar
de ter sido proposta muito recentemente, esta técnica de paralelismo foi inspirada em uma
referência mais antiga [36].
18
Cr 1
Lr1
Carga
Lr2
Cr 2
V
2
V
2
Lrn
Cr n
Fig. 1.18 - Conexão paralela de inversores com pólo ressonante (PRPI).
1.4.
Associação de Células de Comutação
Uma forma mais básica de se propor conversores com capacidade de
compartilhamento de tensão ou corrente entre estruturas menores é tratá-los a partir de células
de chaveamento. Neste sentido foi proposto o conceito de célula de comutação ou chave
PWM [37]. A célula de comutação é uma estrutura de três terminais que representa toda a
não-linearidade existente em um conversor estático. Seu funcionamento é baseado na
operação complementar de duas chaves eletrônicas conectadas a um ponto comum. Em outras
palavras enquanto uma chave conduz a outra permanece bloqueada, e vice-versa. A Fig. 1.19
mostra duas maneiras de representar uma célula de comutação. Estas são as representações
mais simples. Entretanto, dentro da abordagem celular, seria possível incluir numa célula
básica elementos passivos, ou até mesmo chaves auxiliares.
T1
T
C
1
Sn
C
,
Sn
T2
(a)
T2
(b)
Fig. 1.19 - A célula de comutação ou chave PWM.
a) Representação simplificada, b) Esquema “real”
19
A linha pontilhada da Fig. 1.19b indica que as chaves são complementares, mas
poderia ser omitida usando-se a convenção de chaves de mesmo nome diferenciadas apenas
pelo sinal “ ’ ”, como também foi usado na figura. Entre os terminais T1 e T2 sempre haverá
uma fonte de tensão (ou um laço capacitivo), enquanto que o terminal C, ou comum, estará
sempre conectado a uma fonte de corrente (ou um ramo indutivo). Em termos de dispositivos
eletrônicos, e dependendo da natureza do conversor, a célula de comutação pode ser composta
de chaves controladas (MOSFET, IGBT, GTO, etc.) e chaves passivas (diodos). A Fig. 1.20
mostra os arranjos típicos para alguns conversores comuns em Eletrônica de Potência.
A
Corrente cc
T1
Tensão cc
C
Tensão cc
Corrente cc
C
P
(a) Fonte Chaveada
Sn
Corrente ca
,
Sn
Sn
C
,
Sn
T2
(b) Inversor VSI
T1
T2
Tensão ca
(c) Inversor CSI
Fig. 1.20 - Arranjos para a célula de comutação.
Da Fig. 1.20 percebe-se que, dependendo do tipo de conversor, as tensões e correntes
nos terminais da célula básica de comutação podem ser do tipo unidirecional (corrente
contínua-cc) ou bidirecional (corrente alternada-ca). Para a fonte chaveada, ou conversor cccc, da letra a os terminais T1 e T2 são mais comumente denominados A (de ativo) e P (de
passivo), respectivamente.
Um importante trabalho que se enquadra na concepção de associação de células é o
proposto em 1981 por Nabae, Takakashi e Akagi [38]. A Fig. 1.21a mostra a estrutura
proposta e a Fig. 1.21b apresenta a célula de comutação mínima. Este circuito foi denominado
originalmente inversor com neutro grampeado, ou NPC (“neutral-point clamped”), sendo
capaz de impor à carga 5 níveis de tensão. Assim como para outras estruturas similares este
conversor tem sido referenciado como conversor três-níveis (“three-level inverter”) [18] e
[39]. Curiosamente o trabalho não faz menção ao termo multinível, denominação que só mais
tarde foi definida por Bhagwat e Stefanovic′ [13].
20
Embora a referência [13] tenha resgatado o termo “multinível” e generalizado o
tratamento com inversores VSI, o trabalho de Nabae et alli parece ter sido o primeiro a
discutir os benefícios desta técnica sobre os inversores convencionais (que até então
utilizavam a técnica PWM para controle de harmônicas). 1
T
1
S
V
2
V
V
2
2
S1
V
Carga
V
2
,
S1
V
2
C
io
,
S2
T
2
(a)
(b)
Fig. 1.21 - Inversor VSI - NPC monofásico em ponte completa (três-níveis).
O inversor NPC também pode ser generalizado para n-níveis, conforme discutido em
[40] e esquematizado na Fig. 1.22. Deve-se notar que um inversor NPC considerado trêsníveis possui duas chaves superiores e duas inferiores (para cada braço), que estão submetidas
à metade da tensão total. Para o caso genérico da Fig. 1.22 pode-se dizer que o inversor terá
n+1 níveis de tensão, e suas chaves bloqueadas estarão submetidas a uma tensão igual à
tensão de entrada dividida pelo número de chaves, n, de uma metade do braço (ou seja V/n).
O estudo de conversores estáticos utilizando o conceito da célula de comutação
permite uma abordagem mais simplificada e passível de generalização, seja do ponto de vista
do número de células, seja do ponto de vista do número de fases, seja do ponto de vista do
tipo de conversor. Dentro desta linha os trabalhos de Meynard&Foch constituem importantes
contribuições, sobretudo pelo estudo sistemático e proposição de aplicações [41], [42]. A
Fig. 1.23 mostra a célula genérica multinível proposta nessa referência, aqui representada para
facilidade de comparação com a Fig. 1.22. Entretanto, a mesma topologia já havia sido
publicada por Maruyama&Kumano [43], sendo até protegida anteriormente por uma patente
japonesa [81].
1
O trabalho de Nabae et. alli [38] data de 1981. Entretanto um trabalho mais antigo (1977) parece ter proposto uma outra
topologia multinível, mas que encontra-se protegida por patentes norte-americanas (cf. as referências [3] e [4] de [13]).
Devido às dificuldades óbvias estas referências não puderam ser localizadas.
21
V
n
S
S
V
n
S
V
n
n
n-1
1
V0
V
,
1
,
S
2
S
V
n
S
,
n-1
S
,
n
V
n
Fig. 1.22 - Braço de inversor NPC multinível.
Sobre a estrutura NPC, a célula de Foch&Meynard tem a vantagem de melhor
equilíbrio de tensões [41]. Nesta estrutura n células são associadas por n-1 capacitores de
grampeamento (ou equilíbrio), enquanto que no conversor NPC são necessários n capacitores.
T1
Sn
S2
...
S1
V
(n-1)V
n
2V
V
n
n
C n-1
C1
,
C2
...
i
(ca ou cc)
C
S1
,
S2
,
Sn
T2
Fig. 1.23 - Célula genérica multinível em tensão.
Na estrutura da Fig. 1.23 as chaves com mesmo número são do tipo complementar,
como exposto no início deste item. Uma tal estrutura também possui, em relação a algumas
topologias da seção anterior, a vantagem de poder ser aplicada a conversores cc-cc (isolados
22
ou não). Entretanto, suas aplicações limitam-se a conversores tipo fonte de tensão. Alguns
exemplos típicos são mostrados na Fig. 1.24.
S6
S3
S2
S3
S2
V
2V
3
2V
S1
V
3
S4
S1
S5
V
3
V
3
2V
3
Carga
V
3
Carga
(a) Chopper ou Conversor Buck 4 níveis
(b) Inversor VSI 4 níveis
Fig. 1.24 - Exemplos de aplicação da estrutura genérica da Fig. 1.23.
Apesar de suas vantagens, o trabalho de Meynard e Foch possui algumas restrições
que devem ser observadas, sobretudo na estratégia de comando utilizada. A Fig. 1.25 mostra
os resultados de simulação para o conversor buck três-níveis (duas células) com carga Ro-Lo e
comandos defasados com três estados: uma chave conduz, as duas conduzem e nenhuma
conduz (portanto uma estratégia bastante convencional). Os parâmetros utilizados foram
V=500V; C1=50µF; Lo=1mH; Ro=10Ω; D=60%; ∆t=5µs; TS=50µs (ou fS=20kHz). Onde C1 é
o capacitor de grampeamento; D é a razão cíclica, ∆t é o atraso no comando das duas chaves e
TS é o período de chaveamento (com freqüência fS).
O terceiro traço da Fig. 1.25a mostra como a tensão no capacitor de equilíbrio diverge
do valor previsto mesmo após a estrutura atingir o equilíbrio em regime permanente (como
pode ser constatado dos dois primeiros traços para a tensão e corrente na carga). Este
comportamento termina por provocar o desequilíbrio de tensão nas chaves, conforme
mostram os dois primeiros traços da Fig. 1.25b. O último traço mostra a corrente no capacitor
de equilíbrio e ilustra a desigualdade no processo de carga e descarga de C. O arquivo de
simulação desta estrutura no Pspice® é apresentado no Apêndice A (b2v.cir).
23
(a)
(b)
Fig. 1.25 - Divergência do ponto de operação para o conversor buck-2 células.
(a) De cima para baixo: corrente de saída, tensão de saída e tensão no capacitor de grampeamento
(b) De cima para baixo: Tensão na chave S1, tensão na chave S2 e corrente no capacitor de grampeamento
As estruturas e técnicas apresentadas até aqui representam as principais propostas
publicadas nos últimos anos, envolvendo a associação de componentes, conversores ou
células de comutação. Em alguns casos a concepção multinível se aplica, mas tem sido
predominantemente relacionada a níveis intermediários de tensão. Fica evidente, assim, a
existência de uma “lacuna” tecnológica no que diz respeito a uma abordagem geral sobre os
conversores multiníveis em corrente. Inexiste, ainda, a proposição de uma célula genérica
multinível em corrente capaz de ser adaptada aos principais conversores estáticos.
1.5.
Objetivos e Metodologia
O principal objetivo deste trabalho é propor uma estrutura genérica de divisão e
produção de níveis intermediários de corrente, que possa ser adaptada aos principais
conversores estáticos de Eletrônica de Potência. Pode-se conseguir, assim, uma operação em
níveis de potência mais elevados e, em determinados casos, a redução do conteúdo harmônico
gerado pelo conversor. Fica evidente a possibilidade de utilização de chaves semicondutores
de potência com níveis nominais de corrente bem inferiores ao total envolvido na aplicação e,
24
até mesmo, a viabilidade de operação em níveis de potência acima dos permitidos pelo
“estado-da-arte”.
Como metas complementares serão incluídas a modelagem matemática da estrutura
genérica (bem como de alguns casos particulares), adaptação da estrutura para conversores
conhecidos, proposição de técnicas de projeto e implementação prática, proposta e análise de
estratégias de comando, estudo da viabilidade de comutação não-dissipativa e sugestão de
métodos de controle de equilíbrio de corrente nas chaves semicondutoras, quando for o caso.
Serão abordadas, também, algumas estruturas multiníveis em corrente pouco exploradas
formalmente até então, bem como as comparações básicas com a proposta deste trabalho.
A metodologia a ser empregada envolve a revisão bibliográfica criteriosa dos mais
recentes trabalhos publicados em periódicos e congressos internacionais especializados (o que
em parte foi apresentado neste capítulo), uso de técnicas de modelagem de circuitos
chaveados, emprego de ferramentas computacionais para simulação das estruturas propostas e
realização de estudos experimentais (adaptado a algumas estruturas) que viabilizem a
comprovação dos resultados teóricos.
O Capítulo 2 trata da apresentação básica da estrutura multinível em corrente (MNC)
desenvolvida neste estudo. Nesse capítulo a estrutura é estudada em sua forma básica e uma
prova geral de funcionamento é apresentada, sobretudo fundamentando-se em princípios
físicos e análise de circuitos por inspeção. Também são propostas as principais adaptações
aos conversores estáticos conhecidos.
O Capítulo 3 propõe uma técnica de modelagem matemática geral, baseada no
“modelo da célula de comutação”. Neste capítulo são desenvolvidas as equações gerais para
os conversores buck e boost bem como uma proposta de generalização de modelagem para
conversores com n células. Os modelos entrada-saída e controle-saída são abordados em
detalhes.
O Capítulo 4 discute a aplicação da célula MNC aqui proposta como técnica
alternativa de paralelismo de células de comutação. Neste caso não existe a preocupação
quanto à geração e aproveitamento de níveis intermediários de corrente (multiníveis).
Sugestões para projeto e adaptação do método a todos os conversores estáticos, bem como
outras considerações práticas são apresentadas. Uma comparação com a técnica convencional
de paralelismo, bem como com técnicas e estruturas mais recentes são discutidas em detalhes.
A dinâmica da distribuição de corrente entre chaves também é considerada neste capítulo. São
25
apresentados, ainda, resultados práticos testando a vantagem da técnica para redução de picos
de corrente e resultados experimentais obtidos de um conversor buck-3 células de 4,5 kW.
O Capítulo 5 trata da aplicação da célula MNC aos conversores cc-cc com
aproveitamento dos níveis intermediários de corrente. Assim, os conversores MNC cc-cc são
estudados como uma proposta de minimização de interferência eletromagnética (EMI) e
eliminação de harmônicas específicas. Técnicas de projeto e limitações tecnológicas são
discutidas. Resultados experimentais mostram os efeitos de parâmetros parasitas no
desequilíbrio de corrente entre chaves. Soluções para o controle do desequilíbrio estático em
situações práticas são apresentadas e comparadas.
O Capítulo 6 discute a aplicação da célula MNC aos inversores fonte de corrente
(CSI) e retificadores com filtro de “ondulação” de corrente na saída. As estratégias de
chaveamento e modulação são discutidas, bem como uma proposição de parâmetros para
eliminação de harmônicas e minimização da distorção harmônica total. Um protótipo de um
conversor CSI-2 células (cinco níveis), operando em cerca de 2kW, mostra a viabilidade
prática do sistema bem como suas características e limitações. Também são apresentadas
propostas para obtenção de n níveis de corrente, bem como a possibilidade de operação com p
fases.
No Capítulo 7 apresenta-se a adaptação da célula MNC a um pré-regulador para
telecomunicações baseado em um conversor boost, com fator de potência unitário e
comutação suave em tensão, operando em 3,2 kW. As equações de projeto, técnicas de
implementação e resultados experimentais também são discutidos em detalhes.
O Capítulo 8 discute e propõe uma célula genérica multinível em corrente e tensão
(MNCV). Resultados de simulação, limitações de funcionamento, bem como propostas de
aplicação são apresentados. Sugestões para melhor abordagem e aprofundamento deste
assunto também são indicadas.
O Capítulo 9 apresenta as principais conclusões do presente estudo, seja sob o ponto
de vista particular de cada aplicação, seja com relação ao trabalho como um todo. Sugestões
para continuidade e aprofundamento das questões levantadas são discutidas e ponderadas.
Finalmente são relacionadas as citações bibliográficas e um apêndice envolvendo os
arquivos de simulação no Pspice®.
26
Capítulo
N
2. A Célula Multinível em Corrente
o capítulo anterior foram apresentadas as bases teóricas da célula de
comutação. Mostrou-se ainda, na Fig. 1.23, uma técnica de associação
série de células, envolvendo chaves ativas, passivas e elementos
capacitivos. Apesar de genérica, aquela técnica possui algumas limitações
com relação a determinados conversores estáticos e quanto às técnicas de comando.
Neste capítulo será apresentada uma célula genérica de associação paralela de células
de comutação, bem como seu funcionamento básico e principais aplicações. Parte dos
resultados e discussões aqui apresentados foram publicados em [48] (cf. também [64]).
2.1.
Conceitos Fundamentais
A Fig. 2.1 apresenta uma estrutura para associação paralela de células de comutação
capaz de ser empregada em praticamente todos os conversores estáticos conhecidos, podendo
ser comandada por meio de estratégias que seriam inviáveis para a técnica equivalente de
associação série. Como pode ser visto, as células são conectadas por meio de indutores,
denominados indutores de equilíbrio (ou ainda, indutores de divisão ou grampeamento). Será
mostrado que a corrente de saída do nó C divide-se de forma equilibrada, por entre as células
da associação. Como decorrência desta condição, será visto que os indutores assumem níveis
específicos de corrente que se situam entre o valor da corrente de saída e um valor mínimo.
Além disso, espera-se aproveitar estes níveis intermediários para, em determinados casos,
promover uma melhoria do conteúdo harmônico do conversor. Esta célula será doravante
referenciada como Célula Genérica Multinível em Corrente ou Célula MNC.
T1
i
Sn
...
Sn
Ln-1
V
T2
i n-1
iS3
...
i
S3
S2
i
S2
S1
L2
L1
i2
i1
...
Fig. 2.1- Célula genérica multinível em corrente
S1
C
io
27
O circuito da Fig. 2.2 mostra a adaptação da célula genérica MNC ao conversor cc-cc
do tipo buck (às vezes referenciado como conversor abaixador ou “chopper”). Neste caso a
corrente de saída é unidirecional e as chaves inferiores são chaves semicondutoras passivas de
condução espontânea (ou diodos). As chaves superiores são chaves semicondutoras
controladas que podem ser de qualquer tecnologia, desde que permitam condução e bloqueio
comandado. Como este é um circuito de entrada em tensão, a saída é do tipo corrente, o que
explica a indutância de saída existente. Este elemento pode ser um filtro de corrente adicional
ou pode ser parte da própria carga (como nos motores cc). A carga, por sua vez, pode ser
puramente resistiva ou ainda possuir um capacitor em paralelo. Pode até conter uma força
contra-eletromotriz em série com a resistência e indutância. O circuito dessa figura será usado
para orientar uma primeira análise sobre o funcionamento geral da célula proposta.
A
...
i Sn
i
iS3
Sn
L
S3
n-1
i
S2
L2
S2
S1
L1
S1
...
V
i n-1
i2
i1
C
io
LO
Carga
...
P
Fig. 2.2 - Conversor CC-CC buck MNC
Para reunir as informações básicas sobre o funcionamento da estrutura da Fig. 2.2 é
necessário definir algumas condições-limites. Neste sentido, admite-se inicialmente que:
1. Os indutores de equilíbrio são ideais (indutância pura).
2. Todos os indutores são projetados para operação em condução contínua de
corrente (“continuous conduction mode”- CCM).
3. Todas as chaves superiores possuem o mesmo modelo de condução (resistência
dinâmica, tensão de saturação, etc.).
4. Todas as chaves inferiores possuem o mesmo modelo de condução (resistência
dinâmica, tensão de saturação, etc.).
5. As chaves ativas são comandadas com uma mesma razão cíclica, D, e período
de comutação, T.
De forma a simplificar o estudo por inspeção será considerado ainda que todas as
chaves (ativas e passivas) possuem modelo de operação resistivo, com resistência de
condução r (que tende a zero) e de bloqueio infinita (oo). É suposto, também, que os pulsos de
disparo das chaves ativas são coincidentes no tempo (sem atrasos ou defasagens). Após a
28
análise inicial será apresentada uma discussão sobre as possíveis alterações quando algumas
destas condições não forem satisfeitas.
Considera-se, agora, que as chaves estão operando com razão cíclica máxima (D=1).
Neste caso, as chaves superiores estarão conduzindo em todo o intervalo T, e as chaves
inferiores estarão permanentemente bloqueadas. A Fig. 2.3 mostra o circuito equivalente para
esta situação.
A
...
i Sn
L
r
i
iS3
Sn
S3
L2
r
n-1
i
S1
S2
S1
S2
r
L1
r
...
V
i n-1
C
i1
i2
io
LO
Carga
...
P
Fig. 2.3 - Circuito equivalente para D=1
Como as resistências de condução são muito pequenas, pode-se dizer que o ponto C
assume um potencial de tensão constante igual a V (a tensão de entrada). Nesta situação, a
corrente de saída cresce exponencialmente até atingir seu valor máximo e em regime
permanente será limitada apenas pelos elementos resistivos (e ativos) da carga. Supondo uma
carga passiva com resistência igual a Ro, a corrente io atinge o valor V/Ro, que é fixo e sem
“ondulação” (ou seja corrente cc). Ora, sabe-se que em regime permanente de corrente
contínua os indutores tendem para um curto-circuito. Neste caso o circuito da Fig. 2.4
representa melhor o que acontece após io alcançar o valor de regime, Io. Percebe-se que
existem n elementos resistivos iguais, de valor r, em paralelo. Do nó comum C desta rede sai
(ou entra no nó A) uma corrente cc, sem ripple, de valor Io.
A
...
i Sn
S1
S2
S3
S1
S2
r
r
r
r
i
i
iS3
Sn
I
...
V
i n-1
i2
i1
C
o
V
Ro
...
P
Fig. 2.4 - Regime permanente para D=1
Aplicando a Lei de Kirchhoff das correntes (teorema do divisor de corrente) ao nó C
do circuito da Fig. 2.4 pode-se concluir que:
29
iS 1 = iS 2 = iS 3 =... = iSn =
Io
.
n
(2.1)
Por outro lado, as correntes nos indutores de equilíbrio podem ser determinadas pela
Lei de Kirchhoff aplicada aos nós de chegada:
i1 = I o − iS 1 = I o −
i2 = i1 − iS 2 =
I o (n − 1) I o
=
.
n
n
(n − 1) I o I o (n − 2) I o
− =
.
n
n
n
(2.2)
(2.3)
De forma geral, o q-ésimo indutor, Lq, terá uma corrente:
iq =
(n − q ) I o
.
n
(2.4)
Utilizando esta expressão para o último indutor de equilíbrio, Ln-1, vem:
in −1 =
Io
.
n
(2.5)
Deve ficar claro que as correntes dos indutores de equilíbrio, assim como a corrente de
saída, são correntes contínuas, constantes e sem ripple. Isto é reflexo da situação determinada
pela razão cíclica constante máxima. Conforme será demonstrado a seguir, as relações
descritas pelas equações (2.1) a (2.5) constituem uma figura de mérito para a célula genérica
da Fig. 2.1, sendo válidas desde que as condições (1)-(5) sejam respeitadas. Deve-se observar,
sobretudo, que estas relações não dependem do valor dos indutores, do valor ou existência de
elementos capacitivos na carga e nem do valor de r (já que se admitiu que todas as chaves são
iguais). De fato, se as equações (2.1) a (2.5) foram normalizadas para Io, os níveis
intermediários de corrente só dependerão do número de células associadas, n. Mais
amplamente porém, na presença de chaveamento, estas equações tratariam das relações entre
as correntes médias nos indutores e máximas das chaves (já que no bloqueio suas correntes
são nulas). Fica, assim, configurada a propriedade do uso da terminologia: célula MNC.
Um primeiro passo para comprovação das declarações anteriores seria verificar o que
ocorre quando, após atingir o regime com D=1, os pulsos das chaves são completamente
retirados (D=0). Esta condição é esquematizada na Fig. 2.5.
30
A
...
Ln-1
L2
io
L1
...
V
i n-1
r
r
i2
r
i1
C
LO
r
Carga
...
P
Fig. 2.5 - Ausência de pulsos nas chaves
Neste caso, a distribuição em níveis de corrente nos indutores determinaria que todos
os diodos entrariam em condução, numa ação de roda-livre (ou “free-wheeling”). Ora,
conforme admitido inicialmente, estes elementos se aproximam de um curto-circuito (r →0),
quando em condução. O primeiro efeito, então, seria a descarga progressiva da corrente de
saída em virtude da natureza resistiva da carga. Na ausência de fontes externas que fomentem
os níveis anteriores de corrente, todos os indutores de equilíbrio também se descarregam
gradualmente até zero, apesar de estarem envolvidos em laços quase ideais. Como a corrente
de saída Io também é zero percebe-se que, ainda assim, as equações (2.1) a (2.5) se verificam
em regime! Resta, portanto, investigar o que ocorre na situação normal de operação em que
0 < D < 1.
Uma constatação, aparentemente simples, a respeito da operação das chaves do
circuito da Fig. 2.1 é que as chaves superiores (ou ativas) conduzem sempre que recebem um
pulso de comando. Por outro lado, as chaves inferiores só conduzirão se não estiverem
reversamente polarizadas (quando não há comando para as superiores) e, se e somente se, as
correntes que chegam e saem de seu catodo forem diferentes. A situação de distribuição de
corrente em níveis, verificada na situação anterior, e declarada nas equações (2.1) a (2.5) é,
portanto, um caso que viabiliza a condução dos diodos. Assim, cumpre investigar que
modificações ocorrem quando a razão cíclica é reduzida. Ou seja, o que acontece quando o
conversor está realmente chaveando.
Em primeiro lugar, o indutor de saída deverá acompanhar a mudança no valor médio
da tensão de saída e assumir uma corrente menor que a máxima (V/Ro). Nesta situação, a
corrente de saída não é mais constante ideal e sim uma corrente média somada a uma
ondulação. Entretanto, para a componente média, todos os indutores continuam se
comportando como um curto-circuito. Logo, a situação da Fig. 2.4 ainda se verifica, seja para
condução das chaves comandadas, seja para a condução dos diodos. O circuito deve ser
entendido, no entanto, como um “equivalente médio de regime permanente”. As equações dos
31
valores médios da tensão e corrente de saída em regime permanente são, como para um
conversor buck convencional, da seguinte forma:
e
Vo = DV .
(2.6)
DV
.
Ro
(2.7)
Io =
Por outro lado, como os pulsos de comando são coincidentes no tempo, é fácil
verificar que os indutores de equilíbrio estarão sempre inseridos em laços de impedância
muito baixa (r → 0), seja para condução das chaves ativas ou passivas. É possível afirmar,
então, que pouca ou nenhuma alteração transitória os elementos reativos de equilíbrio sofrem,
por efeito do chaveamento.
Assim, como se está admitindo que todas as chaves (ativas e passivas) possuem o
mesmo modelo de condução resistivo, os indutores de equilíbrio não “enxergam” qualquer
alteração no circuito advinda do processo de chaveamento. Apenas terão que se ajustar ao
novo nível da corrente de saída. Mantém-se, portanto, a relação geral dada pelas equações
(2.1) a (2.5). Isto ocorre porque, para os ramos em paralelo, ainda continua valendo a lei das
correntes aplicadas ao nó C.
Conforme mencionado, a corrente de saída não é mais cc ideal, já que possui uma
ondulação que decorre do valor da freqüência de chaveamento e da razão cíclica. É de se
esperar, portanto, que esta ondulação seja transmitida de alguma forma aos indutores de
equilíbrio e chaves. Este efeito será discutido posteriormente neste texto.
A última condição básica a ser pesquisada trata da defasagem entre os pulsos de
comando para as chaves. Esta situação determina que, durante os instantes em que apenas
uma chave de um par vizinho conduz, o indutor conectado a elas estará submetido a toda a
tensão de entrada (já que o diodo da outra chave fecha o caminho). Isto implica em um
crescimento ou queda rápida da corrente no indutor, conforme a polaridade da tensão seja
positiva ou negativa, respectivamente. Esta situação é ilustrada na Fig. 2.6, em que a chave
Sq+1 conduz mas Sq não (porém seu diodo sim). Isto impõe sobre Lq uma tensão positiva, de
valor V, e a corrente iq (e, por conseguinte, a corrente na chave) deve crescer rapidamente.
32
A
...
S
r
V
q+1
0
Lq
Sq
...
...
i q-1
iq
r
0
...
P
Fig. 2.6 - Indutor submetido à tensão de entrada
Se a operação com atrasos nos pulsos for desejada, deve-se projetar os indutores de
equilíbrio de forma que as variações de corrente estejam dentro de certos limites, e que não
levem o indutor a operar em condução descontínua de corrente. Já que se admitiu que os
pulsos são de mesma largura, D, o crescimento em determinado instante será compensado
com a queda, em outro instante de mesma duração. Portanto, em termos médios, não há
porque ocorrer alterações nos níveis intermediários de corrente determinados pelas equações
(2.1) a (2.5). Um fato importante, e característico da operação com pulsos não coincidentes, é
que se torna possível drenar da fonte de tensão qualquer nível de corrente entre 0 e a corrente
que sai do nó C, desde que este nível exista nos indutores de equilíbrio. Isto viabiliza então a
operação em multiníveis de corrente da célula proposta. As condições de projeto para
operação com pulsos coincidentes e operação multinível serão discutidas em capítulos
específicos neste texto.
Resta agora discutir sobre as eventuais alterações na distribuição ideal de corrente, na
ocorrência de situações práticas que não obedeçam as condições básicas da página 27.
A condição no 1 prevê indutores ideais, o que na prática não é possível, já que esses
elementos possuem no mínimo uma resistência parasita em série com suas indutâncias.
Entretanto, se esta resistência for insignificante quando comparada com as resistências de
condução das chaves, seu efeito será desprezível na distribuição cc ideal da corrente nos
ramos. Ora, se os pulsos de disparo das chaves são coincidentes (ou com atrasos muito
“pequenos”) não existe necessidade de indutâncias de equilíbrio “elevadas”. Logo, é de se
esperar que os indutores também tenham resistência parasita desprezível. Mas se forem
exigidas indutâncias elevadas suas resistências parasitas irão provocar desequilíbrios de
corrente. No entanto, este fenômeno pode ser minimizado pelo uso de várias técnicas,
conforme será formalizado e discutido no Capítulo 5.
33
A condição no 2 consiste numa condição de projeto dos indutores de grampeamento,
que pode ser alcançada desde que se conheçam os parâmetros relacionados. Também será
formalizada nos Capítulos 4 e 5.
As condições no 3 e 4 são similares já que determinam que os modelos de condução
das chaves de um mesmo lado (superior ou inferior) sejam idênticos. Dependendo da
tecnologia utilizada (diodo, tiristor, transistor bipolar, MOSFET ou IGBT) será mais trivial ou
não a obtenção de elementos com as mesmas características dentro de uma mesma série ou
produto. Sabe-se, por exemplo, que a divergência de parâmetros para os diodos de potência é
mínima. Em geral, dentro de um mesmo lote de fabricação, as divergências de parâmetros é
pouco acentuada, contribuindo para a verificação das condições exigidas. Por outro lado, o
projeto dos componentes pode ser realizado de forma que seja prevista uma “margem de
tolerância” nas correntes das chaves a fim de evitar danos provocados pelo desequilíbrio. Este
assunto também será discutido quantitativamente no Capítulo 4.
A condição no 5 determina que a razão cíclica das chaves de um mesmo lado seja
única. Esta é, de fato, uma condição indispensável. Conforme mencionado anteriormente, o
sistema é até capaz de suportar atrasos nos comandos, já que o acréscimo de corrente em um
intervalo pode ser compensado pelo decréscimo no intervalo com polaridade contrária (mas
de mesma duração). Fica evidente, então, que a existência de intervalos assimétricos (de
duração distinta) implicaria em desequilíbrio das correntes nas chaves. Entretanto, conforme
sugerido no parágrafo anterior, o uso de razões cíclicas diferentes pode ser usado para trazer o
sistema ao equilíbrio de corrente quando existe desequilíbrio resistivo nos ramos.
Uma última questão a ser considerada é quanto à natureza da corrente que sai do nó C.
Até aqui, foi considerado apenas a situação de corrente unidirecional. Pode-se dizer que este
tipo de corrente possui freqüência nula, já que é do tipo cc. Caso seja exigido que esta
corrente se alterne com uma determinada freqüência (e. g., em um inversor), os níveis de
corrente nos indutores de equilíbrio deverão acompanhar a “média instantânea” da corrente de
saída, a fim de que a distribuição de corrente nas chaves seja aceitável. As condições de
projeto para que esta situação se verifique serão discutidas no Capítulo 4.
Para as condições supostas neste capítulo é possível, portanto, propor o circuito
equivalente genérico da Fig. 2.7. Neste circuito, iC é a corrente que sai ou entra no nó C (o
que depende do tipo de conversor empregado). Este circuito deve ser considerado como uma
maneira simplificada de entender a distribuição “média instantânea” de corrente entre os
ramos da estrutura. No caso geral, em que o modelo de condução das chaves superiores não é
34
necessariamente o mesmo das chaves inferiores, pode-se concluir que a resistência r
representa uma média no tempo das resistências das chaves, conforme expresso pela equação
(2.8), onde rA é a resistência de condução das chaves superiores e rP a das chaves inferiores.
ic
n
r
ic
n
r
r
ic
n
L n-1
r
L2
L1
ic
...
ic
n
( n − 2) ic
n
( n − 1) ic
n
Fig. 2.7- Modelo simplificado da célula genérica MNC (incluindo correntes “médias instantâneas”)
r = DrA + (1 − D)rP
(2.8)
O circuito equivalente da Fig. 2.7 pode ser útil para a obtenção de diversas
informações a respeito dos conversores MNC. Mas, sobretudo, é uma ferramenta valiosa para
entendimento da distribuição da corrente entre as chaves, já que viabiliza o cálculo dos
valores de regime das correntes em qualquer ramo da estrutura. Para o conversor com 3
células, por exemplo, L2 fica em série com a última resistência da associação na Fig. 2.7
(ocupando o lugar de Ln-1) . Em regime permanente cc os indutores de equilíbrio comportamse como curtos-circuitos, o que implica na divisão equilibrada de IC por 3. Além disso, por
inspeção, pode-se concluir que L2 estabiliza com uma corrente IC/3, enquanto L1 fica com
2.IC/3, valores que confirmam os resultados teóricos do item anterior.
2.2.
Aplicação ao Conversor Buck-2 células
No item anterior foi apresentado um estudo teórico para o entendimento básico da
estrutura multinível proposta neste trabalho. Para este fim, foram utilizadas as leis e conceitos
da teoria geral de circuitos elétricos. O estudo pode, assim, ser considerado uma prova geral
para determinação dos níveis e distribuição de corrente entre os ramos da célula genérica
MNC.
Para ilustrar os conceitos apresentados até aqui será considerada a adaptação da célula
genérica a um conversor cc-cc buck de duas células, como mostra a Fig. 2.8. Neste conversor
as chaves ativas, S1 e S2 são comandadas com a mesma razão cíclica D. Por conseguinte as
chaves passivas ou diodos, D1 e D2, conduzem com uma razão cíclica 1-D. Em função destas
35
suposições e conforme expresso na equação (2.6), pode-se concluir que em regime
permanente a tensão de saída filtrada, Vo, vale D.V. As principais variáveis do circuito (do
ponto de vista multinível e da distribuição de corrente) são a corrente de entrada, iV, a
corrente no indutor, i1 e a corrente de saída, io.
A
i
S2
V
S
1
i1
L1
V
io
C
Lo
v1
vo
D1
D2
Ro
Co
V
o
P
Fig. 2.8- Conversor buck-2 células
De acordo com a seção anterior, existem diversas maneiras de se comandar o
conversor da Fig. 2.8. Pode-se utilizar, por exemplo, pulsos coincidentes, defasados ou até
mesmo uma estratégia mais complexa. A Fig. 2.9 mostra os estágios de operação para o
circuito do conversor buck MNC - 2 células (três níveis) utilizando sinais de comando de
mesma largura e defasados no tempo de ∆t. Nestas etapas admitiu-se que a corrente no
indutor de grampeamento não se altera, mantendo-se constante no valor ideal (fonte de
corrente com metade da corrente de saída). Como já mencionado, esta situação pode ser
aproximada na prática por meio da escolha adequada do valor do indutor de grampeamento.
i =
v
S2
Io
2
Io
2
S1
c
L1
V
Io
S2
Io
2
D2
Io
2 estágio
(duração: D.T-∆t)
S1
e
D1
3o estágio
(duração: ∆t)
S2
i v= 0
Io
L1
V
d
o
1 estágio
(duração: ∆t)
Io
2
S1
D1
D2
o
i v=
Io
2
L1
V
D1
D2
S2
i = Io
v
Io
2
S1
L1
V
D2
f
Io
D1
4o estágio
(duração: T-D.T-∆t)
Fig. 2.9 - Estágios de operação para o conversor buck MNC- 2 células.
A Fig. 2.10 mostra as principais formas de onda (ideais e aproximadas) para o
conversor buck-2 células, de acordo com as etapas da Fig. 2.9.
36
c
d
e f
S1
t
GATES
S2
t
io
Io
i1
Io
2
iV
Io
Io
2
t
t
v
t
V
1
t
-V
vo
V
i S1
Io
2
i D1
Io
2
V = D.V
o
t
t
t
∆t
D.T
T
Fig. 2.10 - Formas de onda ideais, aproximadas, em regime permanente.
Admitiu-se na Fig. 2.10 um funcionamento quase-ideal em regime permanente com
ondulação desprezível nas correntes dos indutores. Observando-se a forma de onda da
corrente de entrada, iV, percebe-se a existência de três níveis de corrente: 0, Io/2, e Io, o que é
viabilizado pela existência de um ∆t não nulo. Por este motivo este conversor também pode
ser referenciado como conversor três-níveis em corrente. Uma abordagem completa sobre a
importância e características deste tipo de operação será considerada no Capítulo 5.
Uma maneira de verificar o comportamento teórico das formas de onda da Fig. 2.10, e
ainda verificar suas diferenças em relação a um sistema menos idealizado, é realizar a
simulação digital desta estrutura. A Fig. 2.11 mostra os resultados de uma simulação com o
programa Pspice®, onde utilizou-se V=50V, f=20kHz, L1=250µH, Lo=800µH, D=60%,
∆t=5µs, Co=100µF e Ro=1,5Ω. Foram empregadas chaves comandadas por tensão (“vswitch”)
e modelos “default” para os diodos. O arquivo de descrição de circuitos (“.cir”) para
simulação no programa Pspice® é incluído no Apêndice A (b2i.cir). Detalhes que viabilizem
a execução de um projeto e definição destes parâmetros serão vistos mais adiante neste texto.
37
(a)
(b)
Fig. 2.11- Resultados de simulação numérica para o circuito da Fig. 2.8.
(a) De cima para baixo: comandos, corrente na fonte, tensão de saída/indutor, corrente saída/indutor
(b) Correntes nas chaves e diodos
Pode-se observar da Fig. 2.11 que as equações desenvolvidas na seção anterior são
validadas em sua totalidade. Por exemplo, a tensão média de saída (ou nos terminais do
capacitor Co) de acordo com a equação (2.6) é 0,6x50V=30V, o que é confirmado na
simulação. Por sua vez, pelas equações (2.7) e (2.4) encontra-se 20A e 10A para as correntes
médias de saída e no indutor de divisão, respectivamente; o que também é confirmado na
figura. Nota-se, ainda, uma distribuição de corrente muito equilibrada, sob o ponto de vista
dinâmico (por causa de L1) e estático (devido ao uso de mesmos parâmetros das chaves na
simulação). Deve-se observar ainda que, devido à ondulação da corrente de saída e nãoidealidades da simulação, as correntes nas chaves não são totalmente idênticas. Apesar de
apresentarem áreas e valores de pico muito próximos a corrente na chave S1 (a mais próxima
da saída) parece sofrer uma ondulação maior. Este comportamento ocorre porque a chave S2
está no mesmo ramo do indutor de equilíbrio quando é acionada. Ora, devido a um laço de
baixa impedância, a variação de corrente neste indutor é desprezível, apesar de sua indutância
ser muito inferior à do indutor de saída. Entretanto, pelas leis de circuito, as correntes em cada
nó estão relacionadas entre si. Desta forma, é de se esperar que parte da ondulação da saída
seja refletida para as correntes nos ramos. Generalizando, pode-se dizer que quanto mais
38
distante a chave estiver do ponto C da célula multinível menor será a sua ondulação, já que a
influência da corrente de saída passa a ser menos acentuada.
O conversor buck-2 células também foi implementado em laboratório, para
verificação das conclusões teóricas e simuladas. A Fig. 2.12 mostra o circuito experimental,
onde se verifica que foram utilizados MOSFETs como chaves ativas. Estes elementos foram
posicionados no circuito de forma a permitir a referência ao mesmo ponto de “source”, a fim
de simplificar o circuito de comando. É fácil concluir, entretanto, que a natureza “buck” do
circuito ainda é preservada. Os parâmetros de potência do circuito experimental são: V=50V;
D=0,8; fs=20kHz; Lo=330µH; L1=14µH, Ro=4Ω. Por outro lado, a Fig. 2.13 mostra o circuito
gerador de pulsos para os gates dos MOSFETs, baseado no circuito integrado SG3525
(Silicon General).
io
2 x MUR 830
i D1
330 µ F
i D2
i1
50V
4Ω
14 µ H
i S2
i S1
2 x IRF 530
Fig. 2.12 - Conversor buck MNC-2 células montado em laboratório.
Vcc=15V
15
13
14
10K
0.1u
47R
P/ GATES
1N4148
5
6
7
11
8
16
9
12
10
freqüência
10n
1N4148
BC558A
razão-cíclica
15V
820R
2K
3525
Fig. 2.13 - Circuito de geração de pulsos.
A Fig. 2.14 mostra os resultados experimentais obtidos do protótipo de
laboratório da Fig. 2.12, para o qual se adotou um atraso nulo no disparo das chaves. Para este
39
circuito, os valores teóricos indicam uma corrente de saída de 10A e corrente no indutor de
equilíbrio e pico nas chaves de 5A. Fica claro, baseado nas formas de onda da Fig. 2.14, que a
distribuição de corrente alcançada é muito próxima da ideal, apesar da ondulação presente na
corrente de saída. Mesmo não apresentando três níveis de corrente na fonte de tensão, os
resultados são qualitativamente muito próximos dos resultados ideais e simulados em
computador. Detalhes sobre o projeto deste conversor serão apresentados no Capítulo 4.
io
(a)
i
1
0
i
(b)
0
S1
i
S2
0
i D1
(c)
0
i
D2
0
2 A/div
20 us/div
Fig. 2.14- Resultados experimentais para o conversor buck-2 células.
(a) Corrente nos Indutores; (b) Corrente nos IGBT’s (c) Corrente nos diodos
A operação com pulsos coincidentes, ou seja, mesmo sinal de comando para todas as
chaves, será abordada no Capítulo 4. Por outro lado, a operação dos conversores MNC com
atrasos no comando para aproveitamento de todos os níveis de corrente, será amplamente
explorada no Capítulo 5 e Capítulo 6. É possível definir, além disso, um caso particular do
disparo com sinais defasados. Trata-se de determinar que haja sempre uma chave em
condução, e nesta situação não haverá nível zero de corrente na fonte. Esta situação será
referenciada aqui como “comandos superpostos” e está ilustrada na simulação da Fig. 2.15.
Percebe-se que, para o caso de duas células associadas, é necessário que as razões cíclicas
40
sejam maiores que 50%. Os parâmetros de potência são: V=50V; D=0,8; fs=20kHz;
Lo=400µH; L1=150µH, Ro=0,32Ω, definindo uma corrente de saída perto de 120A. Da figura
nota-se também o estabelecimento de uma excelente distribuição de corrente entre as chaves
(nível aproximado de corrente durante a condução). O arquivo de descrição de circuitos
(“.cir”) desta simulação no programa Pspice® é incluído no Apêndice A (b2i_nonzero.cir).
(a)
(b)
Fig. 2.15 - Conversor buck MNC- 2 células com comandos superpostos.
(a) De cima para baixo: corrente na saída, no indutor de equilíbrio e na fonte; (b) correntes nas chaves
2.3.
Aplicação aos Conversores CC-CC
A célula MNC da Fig. 2.1 pode ser adaptada topologicamente a basicamente todos os
conversores estáticos, desde que apresentem um ponto comum conectado a uma fonte de
corrente “firme” (contínua ou alternada, sem ocorrência de “descontinuidade”) e que possuam
a estrutura definida em termos de células de comutação.
A Fig. 2.16 apresenta a adaptação da célula da Fig. 2.1 a todos os conversores cc-cc
não isolados. Foi incluído na letra (a) o conversor buck, já estudado nas seções anteriores.
Esta é uma representação simplificada, já que os ramos de entrada e saída foram considerados
ou uma fonte de tensão ou uma fonte de corrente. A célula MNC é destacada nos circuitos por
uma linha tracejada. O indutor de equilíbrio foi indicado simplesmente por L.
41
Os conversores da Fig. 2.16 podem ser comandados com pulsos coincidentes, situação
em que a corrente total é dividida pelas chaves, ou com pulsos defasados, o que além da
divisão permite o “terceiro nível” de corrente na fonte de tensão. Detalhes destas duas
aplicações serão apresentados nos capítulos 4 e 5. Deve-se observar, ainda, que a corrente no
nó C da célula não é a mesma para todos os conversores. Assim, nesta figura, as correntes
indicadas nos indutores de equilíbrio, L, revelam a particularidade de cada conversor.
Também foi indicado na figura a posição do nó ©.
S2
L
Io/2
Vi
D2
S1
D2
C
C
D1
D1
I/2
I
Io
L
S2
(a)
S1
Vo
(b)
Ca
S2
S1
D2
L
Ia/2
S1
Ii
Ia
Vi
Vo
La
D2 D1
S2
D1
C
L
(Ii+Io)
2
Io
C
(d)
(c)
Ca
S2
Vo
S1
Ii
S1
S2
(Ii+Ia)
2
Ia
L
C
D2
D1
(Ia+Io)
2
Ia
La
L
D2
C
La
D1
Io
Vi
Ca
(e)
(f)
Fig. 2.16 - Topologia dos conversores cc-cc MNC 2 células.
a) Buck; b) Boost; c) Buck-Boost; d) C’uk; e) Sepic; f) Zeta
2.4.
Aplicação aos Inversores de Tensão
Os inversores de tensão são estruturas que possuem uma tensão de entrada do tipo cc,
em geral constante e com baixa ondulação, e que alimentam uma carga impondo uma corrente
do tipo alternada. Devido a esta definição, não existe nestes conversores um ramo onde
circule uma corrente cc de nível constante. Assim, o conceito de multiníveis de corrente não
pode ser aplicado aqui da maneira convencional. Entretanto, pela utilização da célula MNC os
inversores de tensão podem, pelo menos, beneficiar-se do divisão equilibrada de corrente
42
entre as células, sobretudo do ponto de vista dinâmico, conforme será explorado no Capítulo
4. A Fig. 2.17 mostra um inversor de tensão monofásico em ponte completa, para o qual cada
“braço inversor” foi composto de três células de comutação associadas em paralela por meio
da nova topologia. Fica evidente a possibilidade de generalização para um número qualquer
de células ou mesmo para estruturas trifásicas (ou polifásicas). Este tipo de conversor permite
uma série de variações quanto à natureza da carga, isolamento e técnicas de comando. Estes
pontos serão discutidos mais oportunamente no Capítulo 4.
V
L2
L1
io
L'1
L'2
Carga
Fig. 2.17 - Inversor de tensão monofásico em ponte completa a 3 células.
2.5.
Aplicação aos Inversores de Corrente
A célula genérica MNC da Fig. 2.1 pode também ser adaptada aos inversores de
corrente. Na realidade isto significa considerar que no ponto C da célula existe uma fonte de
corrente de entrada e que os terminais T1 e T2 serão a saída para a carga (que receberá uma
corrente do tipo alternada). A célula de comutação de corrente básica já foi apresentada na
Fig. 1.20c do capítulo anterior, onde cada chave com diodo em anti-paralelo (típica dos
conversores alimentados em tensão) foi substituída pelo conjunto de chaves com diodos em
série. Os tiristores (SCR, GTO, etc.) são chaves que representam este conjunto num único
elemento semicondutor, sendo portanto candidatos naturais em uma implementação prática de
alta potência. Também os IGBTs de tecnologia NPT possuem esta mesma característica. A
Fig. 2.18 mostra a associação paralela destas células utilizando a orientação MNC proposta
aqui. Deve-se perceber que os níveis intermediários de corrente nos indutores de equilíbrio
são os mesmos deduzidos na primeira seção deste capítulo.
43
I
C
(n-1) I
n
L1
I
n
Sn
S2
L n-1
S1
S'1
S'2
S'n
I
I
I
I
I
I
n
n
n
n
n
n
T1
T2
Fig. 2.18 - Célula genérica aplicada aos inversores de corrente.
A Fig. 2.19 mostra a adaptação da célula genérica da Fig. 2.18 a uma estrutura de duas
células. Este conversor é capaz de impor à carga até cinco níveis de corrente: I, I/2, 0, -I/2, -I,
como mostra a Fig. 2.20. Desta forma ele pode oferecer uma saída de melhor qualidade,
quando comparado com o inversor de corrente convencional. Além disso, a corrente de
entrada será dividida entre as células da estrutura, o que permite a utilização de chaves com
metade do valor nominal de corrente. Este conversor é especialmente útil no processamento
de fontes de corrente de alta potência, como as obtidas por meio de reatores à base de bobinas
supercondutoras (SMES - “Superconducting Magnetic Energy Storage systems). Detalhes
sobre as técnicas de comando, aplicações, projeto, controle, bem como generalização para
outros níveis e número de fases serão discutidos no Capítulo 6.
I
2
S2
S1
Lp
S'2
S'1
Carga
I
T
1
T
2
S
S'
3
3
S'
S4
I
2
4
Ln
Fig. 2.19 - Inversor de corrente MNC - 2 células.
44
Fig. 2.20 - Corrente multinível na carga, 60Hz..
2.6.
Aplicação aos Retificadores
O inversor de tensão da Fig. 2.17 pode ser reconfigurado para operar como um
conversor ca-cc. A fonte de tensão de entrada deve possuir em série um filtro de corrente,
determinando uma característica tipo boost, conforme mostrado na Fig. 2.21. Outro motivo
para esta denominação é que a tensão de saída média, voMédia, deve ser no mínimo igual à
tensão de pico de entrada, 2V. Esta estrutura será melhor considerada no Capítulo 4.
Li
L2
L1
L'1
L'2
vo
v (t ) = 2Vsen(ωt)
Fig. 2.21 - Conversor ca-cc MNC - 3 células tipo boost (ou retificador de corrente).
O inversor de corrente da Fig. 2.19 também pode ser reconfigurado para operar como
um conversor ca-cc. Neste caso deverá existir uma fonte de tensão alternada conectada aos
pontos T1 e T2, enquanto que a saída deve possuir um filtro razoável de corrente para
manutenção do nível e qualidade da corrente cc. Esta adaptação é mostrada na Fig. 2.22,
sendo muito útil em aplicações de potência elevada. Nesta estrutura a corrente de saída cc, Io,
é dividida equilibradamente entre os pares de chaves. Além disso a corrente na fonte de
tensão pode ser “esculpida” em até cinco níveis para apresentar um baixo conteúdo
45
harmônico, de forma similar à mostrada na Fig. 2.20. Outros detalhes como implementação,
comando e controle serão vistos no Capítulo 6. Também será demonstrado que a tensão de
saída média, voMédia, é sempre inferior ao valor de pico da tensão de entrada, o que justifica a
denominação: retificador buck.
filtro
Io
2
Lp
I
S2
S'2
S1
o
S'1
T1
T2
Carga
S'
S3
v (t ) = 2Vsen(ωt)
S4
3
S'
Io
2
Ln
4
vo
Fig. 2.22 - Retificador ca-cc monofásico a duas células tipo buck (ou retificador de tensão).
2.7.
Conclusões
Neste capítulo a célula MNC foi apresentada, tendo sido estudada de uma forma
básica a fim de se esclarecer seu funcionamento teórico, métodos de comando,
equacionamento simplificado e condições fundamentais de equilíbrio de corrente e
estabelecimento de multiníveis. Alguns resultados simulados e experimentais foram incluídos
para comprovação das suposições teóricas. A aplicação da célula MNC foi considerada para
os principais conversores estáticos conhecidos.
46
Capítulo
O
3.
Modelo Matemático dos Conversores MNC
objetivo deste capítulo é estender os conhecimentos sobre a célula MNC
por meio de modelos matemáticos simplificados. Além de poder ser usada
para confirmar as deduções teóricas do Capítulo 2, a modelagem
matemática permite ainda obter uma série de informações úteis visando o
dimensionamento de componentes, projeto de controladores, etc. Serão tomados como
exemplo alguns conversores MNC básicos, apesar de a técnica utilizada aqui poder ser
aplicada a qualquer estrutura MNC mais complexa. Parte dos resultados aqui apresentados
foram publicados em [48] e [64].
Existem várias técnicas de modelagem de conversores PWM que podem ser adaptadas
ao conversor MNC [44], [45], [46]. Uma técnica introduzida recentemente por Vorpérian [37]
consiste em substituir cada célula de comutação por seu circuito equivalente médio, ou seja, o
modelo equivalente linearizado de pequenos sinais. Esta técnica é bastante simples, objetiva e
dá bons resultados. Ela será resumida na Seção 3.1 e aplicada à célula MNC nas seções
seguintes.
3.1.
Modelo da chave PWM
O conceito de célula de comutação (ou chave PWM, conforme denominado em [37]),
foi discutido no Capítulo1. A modelagem da chave PWM consiste em isolar, para um
determinado conversor, o dispositivo não linear de três terminais (que é uma estrutura comum
a inúmeros conversores) e determinar suas propriedades invariantes. Feito isto um modelo de
circuito equivalente médio pode ser obtido, devendo ser substituído na estrutura original.
Este procedimento é muito semelhante ao realizado no estudo básico de transistores bipolares
por meio de um circuito equivalente de pequenos sinais. A técnica da chave PWM pode ser
empregada em conversores em modo de condução contínua (“continuous conduction
mode” - CCM) ou descontínua (“discontinuous conduction mode” - DCM) [47]. Apenas o
modelo CCM será apresentado e utilizado aqui, já que na célula MNC as correntes nos
indutores devem manter-se em seus níveis relativos com ondulação reduzida, a fim de garantir
a repartição equilibrada de corrente. A Fig. 3.1 mostra o circuito equivalente completo para a
chave PWM, incluindo algumas não-idealidades (resistência de capacitores e chaves).
47
VD
d
D
ia
- +
A
1:D
ic
D rA + (1-D) rP
D (1-D) r
C
e
I cd
vap
vcp
P
Fig. 3.1 - Circuito equivalente da chave PWM.
Na Fig. 3.1 as variáveis D, IC e VD referem-se aos valores da razão cíclica, corrente no
nó comum C e da tensão definida pela equação (3.1), respectivamente, para um ponto de
operação qualquer. As quantidades re, rA e rP estão associadas às resistências séries parasitas
de capacitores (para algumas estruturas), resistência de condução da chave ativa e resistência
de condução da chave passiva, respectivamente. As fontes auxiliares de tensão e de corrente
são excitadas, ambas, por eventuais perturbações na razão cíclica, d. É claro que na ausência
de tais perturbações estas fontes entram em repouso. O circuito é, assim, útil para determinar
o comportamento de conversores em regime de razão cíclica constante, bem como quando
perturbado pela tensão de entrada, razão cíclica ou carga. A quantidade VD consiste numa
variável auxiliar descrita por:
VD = Vap + I c (2 D − 1)re .
(3.1)
Onde Vap é o valor da tensão entre os terminais A e P no ponto de operação, situação
em que a razão cíclica é D e a corrente que sai do nó C é IC. Por outro lado, o parâmetro re,
presente na Fig. 3.1 e na equação (3.1), é uma figura de mérito particular para cada conversor
e está relacionada com a ondulação na tensão vap. Da mesma forma, os valores de Vap e IC
devem ser relacionados com as variáveis correspondentes para o conversor estudado. A
Fig. 3.2 mostra as topologias dos conversores básicos cc-cc não-isolados, destacando-se a
chave PWM e seus terminais A, P e C. Alguns conversores foram desenhados de forma nãoconvencional para facilitar o agrupamento de suas chaves na célula básica.
48
Ca
+
A
C
A
P
+
Cf
Buck
Cf
Ro
C
P
+
P
C
P
Ro
Cf
Boost
Ro
Cf
A
+
Cuk
Ca
Ca
+
Ro
+
Sepic
A
C
C
A
P
+
C
Cf
Buck-Boost
+
A
Ro
P
Ca
Cf
Ro
Zeta
+
Fig. 3.2 - Conversores básicos cc-cc não-isolados.
A Tabela 3.1 mostra o valor literal do parâmetro re para os conversores cc-cc mais
comuns, admitindo fontes de tensão de entrada ideais nas topologias buck, buck-boost e zeta.
Percebe-se que re está sempre relacionado com a resistência série parasita dos capacitores da
estrutura. Assim, este parâmetro pode, em determinados casos, ser desprezado sem prejuízos
significativos de precisão no modelo resultante obtido.
TABELA 3.1
- O PARÂMETRO re PARA OS CONVERSORES CC-CC-
re
Conversor
Buck
0
Boost
rCf // Ro
Buck-Boost
rCf // Ro
Cuk
rCa
Sepic
(rCf // Ro)+rCa
Zeta
rCa
Por meio deste conjunto simplificado de informações torna-se possível transformar as
estruturas MNC em circuitos equivalentes lineares, de pequenos sinais. Baseado nas
estruturas apresentadas no capítulo anterior, pode-se supor que os conversores MNC estão
49
sujeitos a perturbações provenientes das fontes de entrada (ou saída) e razão cíclica. Desta
forma, a análise da célula MNC será tratada em duas partes. A primeira delas supõe razão
cíclica fixa e investiga o comportamento da estrutura em função de variações na entrada. A
análise seguinte considera a entrada fixa e estuda o que ocorre quando a razão cíclica varia. É
claro que, rigorosamente, perturbações de outra natureza poderiam ocorrer (tais como
variação na carga, envelhecimento, temperatura, etc.). Entretanto, estes efeitos poderiam ser
estudados a partir dos modelos básicos. De fato, a proposição de equações e modelos para os
conversores MNC pode se tornar uma tarefa muito extensa. Restringindo, por exemplo, a
análise aos seis conversores básicos da Fig. 3.2 e considerando estruturas com duas e três
células paralelas, as duas análises (com razão cíclica variável e entrada variável)
determinariam 24 conjuntos completos de equações no domínio da freqüência (ou 60
equações). Sem computar o processamento algébrico para obtenção de equações no tempo ou
análise de não-idealidades! Assim, o desenvolvimento matemático das próximas seções estará
restrito, em geral, aos conversores cc-cc MNC buck e boost. Quando necessário, a análise
poderá ser estendida a outros conversores e particularidades.
3.2.
Modelo Entrada-Saída do Conversor Buck - 2 células
A análise entrada-saída consiste em manter fixa a razão cíclica de um conversor e
verificar o que ocorre com as variáveis de interesse, supondo a entrada como excitação. No
estudo dos conversores MNC este tipo de análise pode ser usado como um método
matemático de obtenção dos níveis e distribuição de corrente na estrutura. É, portanto, uma
verificação alternativa à prova geral teórica apresentada no capítulo anterior. Para os
conversores cc-cc, por exemplo, a análise é feita considerando um degrau na tensão de
entrada do conversor.
Conforme mencionado, o circuito equivalente da Fig. 3.1 pode ser usado para diversos
tipos de modelagem. Para o estudo do comportamento entrada-saída de conversores (razão
cíclica constante) este circuito pode ser consideravelmente simplificado, caso sejam admitidas
algumas condições. Assim, para delimitar a validade do modelo, considera-se que:
i. Quando em condução, as chaves ativas e passivas comportam-se como
resistências puras, rA e rp, respectivamente; sendo substituídas no modelo por uma
resistência única, r, conforme expresso na equação (2.8) do capítulo anterior.
ii. Os capacitores são ideais, com resistência série nula.
iii. Os indutores são ideais (sem resistência parasita).
50
iv. O circuito opera no modo de condução contínua (CCM), ou seja, a corrente nos
indutores não cai a zero nunca.
v. As chaves operam com a mesma razão cíclica D.
Nestas condições o circuito equivalente da Fig. 3.1 reduz-se ao mostrado na Fig. 3.3.
ia
ic
1:D
A
C
r
P
Fig. 3.3 - Modelo entrada-saída simplificado da chave PWM .
Substituindo o modelo da Fig. 3.3 nos terminais de cada par de chaves PWM no
circuito do conversor buck - 2 células da Fig. 2.8 obtém-se o circuito equivalente da Fig. 3.4.
Os modelos de cada célula foram envolvidos com uma linha tracejada e algumas variáveis de
apoio foram introduzidas nesta figura. Para esta técnica de modelagem, a forma mais simples
(e convencional) de consideração das chaves seria admitir nula sua resistência de condução.
Entretanto, é fácil concluir da Fig. 3.4 que esta simplificação tornaria impossível a obtenção
de uma expressão para a corrente no indutor de equilíbrio, L1, já que ele estaria submetido a
uma diferença de potencial igual a zero.
D i1 (s)
+
v(s)
1:D
r
i x (s)
s L1
D:1
io(s)
i 1(s)
r
D ix (s)
s.Lo
+
vo(s)
1
s Co
Ro
Fig. 3.4- Circuito equivalente entrada-saída do conversor buck - 2 células.
O circuito da Fig. 3.4 pode, então, ser resolvido para a corrente de saída e a do indutor
de equilíbrio. Estas quantidades representam o conjunto mínimo de variáveis que permitem
uma boa percepção da distribuição de corrente na estrutura. Utilizando as leis convencionais
de solução de circuitos elétricos pode-se escrever:
51
ix + i1 = io .
(3.2)
i1 =
Dv ( s) − vo ( s)
.
r + sL1
(3.3)
ix =
Dv ( s) − vo ( s)
.
r
(3.4)
vo ( s) = Z io ( s) .
(3.5)
Lo Co Ro s 2 + Lo s + Ro
Z=
.
Ro Co s + 1
(3.6)
Onde,
Com alguma manipulação algébrica pode-se eliminar as variáveis auxiliares vo(s) e
ix(s) para escrever:
⎡
⎛
Ro ⎞ ⎤
Dv ( s) − io ( s) ⎢ sLo + ⎜
⎟⎥
⎝ Ro Co s + 1⎠ ⎦
⎣
.
i1 ( s) = io ( s) −
r
⎡
⎛
Ro ⎞ ⎤
Dv ( s) − io ( s) ⎢ sLo + ⎜
⎟⎥
⎝ Ro Co s + 1⎠ ⎦
⎣
i1 ( s) =
.
r + sL
(3.7)
(3.8)
As equações (3.7) e (3.8) apresentam apenas duas variáveis desconhecidas i1(s) e
io(s), já que v(s) é a tensão de entrada (uma excitação conhecida). Logo, resolvendo
estas equações simultaneamente pode-se encontrar as seguintes funções de
transferência:
Onde:
io ( s) ( Ro Co s + 1)(2r + sL1 ) D
.
=
v ( s)
H ( s)
( 3.9)
i1 ( s) ( Ro Co s + 1)rD
=
.
v ( s)
H ( s)
( 3.10)
52
H ( s) = L1 Lo Co Ro s 3 + (rL1 Ro Co + L1 Lo + 2 Lo Co Ro r ) s 2 +
+ (2 Lo r + rL1 + r 2 Ro Co + Ro L1 ) s + 2 Ro r + r 2 .
( 3.11)
As funções de transferência anteriores são de especial importância pois traduzem a
característica dinâmica do conversor utilizando a célula MNC. Podem, portanto, ser utilizadas
para se obter a resposta transitória e em regime permanente do conversor. De fato, as
equações (3.9)-(3.11) podem ser simuladas com recursos matemáticos do programa Pspice©
para serem comparadas com os resultados convencionais de simulação, como mostra a
Fig. 3.5. Considerou-se nesta simulação um degrau de 50V na tensão de entrada, adotando-se
fS=20kHz, D=0,6; L1=50µH, Lo=400µH, r=0,1Ω, Ro=1,5Ω e ∆t=1µs. Neste conjunto de
parâmetros a variável fS representa a freqüência de chaveamento do conversor (disparo das
chaves). O arquivo de descrição de circuitos (“.cir”) para simulação no Pspice® é apresentado
no Apêndice A (b2i3nmod.cir).
Corrente de
(a)
Corrente no
Indutor
Corrente de
(b)
Corrente no
Indutor
Funções de Transferência
Fig. 3.5 - Resultados de simulação do conversor buck - 2 células.
(a) Circuito convencional; (b) Funções de transferência
Da Fig. 3.5 percebe-se que o modelo matemático proposto apresenta resultados muito
próximos dos simulados convencionalmente. Além disso eles confirmam os resultados
teóricos do capítulo anterior, ou seja, em regime permanente a corrente no indutor de
equilíbrio é metade da corrente de saída (o que garante distribuição equilibrada entre as
53
chaves). Agora, com alguma manipulação algébrica pode-se buscar as respostas no tempo de
io e i1 para, por exemplo, um degrau na tensão de entrada. Por definição, a saída do conversor
buck se comporta como uma fonte de corrente. Assim, se Co é feito nulo nas equações
anteriores não há alteração substancial nesta definição básica. Este procedimento, por outro
lado, determina uma simplificação desejável, já que reduz o trabalho matemático. Desta
forma, substituindo v(s) por V/s nas equações (3.9) e (3.10), além de fazer Co=0, chega-se a:
io ( s) =
(2r + sL1 ) DV
.
H2 ( s)
( 3.12)
rDV
.
H 2 ( s)
( 3.13)
i1 ( s) =
Onde:
H2 ( s) = L1 Lo s 3 + (2 Lo r + rL1 + Ro L1 ) s 2 + (2 Ro r + r 2 ) s .
( 3.14)
Para uma boa faixa de casos práticos pode-se afirmar que a resistência de carga, Ro, é
muito maior que a resistência das chaves, r. Isto induz à suposição de que os termos rL1 e r2
exercem pouca influência em resultados numéricos relacionados com a equação anterior,
podendo ser desprezados sem prejuízo considerável. Finalmente, pode-se expandir H2(s) em
frações parciais e obter as transformadas inversas de Laplace das equações (3.12) e (3.13):
− Ro
t⎞
DV ⎛
⎜ 1 − e Lo ⎟ .
Ro ⎝
⎠
( 3.15)
⎛ L1 −L2 r t rLo −LRo t ⎞
DV
DV
⎜ e 1 −
+
e o ⎟.
Ro
2 Ro (2rLo − Ro L1 ) ⎝ 2
⎠
( 3.16)
io (t ) =
i1 (t ) =
As equações (3.15) e (3.16) revelam que em regime permanente (t→∞) a corrente no
indutor de divisão, i1, é a metade da corrente de saída, io, resultado coerente com as
conclusões teóricas do capítulo anterior. A equação (3.15) mostra ainda que a variação da
corrente de saída obedece a uma constante de tempo unicamente dependente do filtro de
saída, Lo, e da resistência de carga, Ro. Pode-se dizer que -Lo/Ro é a constante de tempo da
saída. Por outro lado, a corrente em L1 depende, não somente desta constante de tempo, como
também da constante de tempo -L1/2.r, que pode ser denominada constante de tempo do
conversor MNC buck - 2 células. Deve-se lembrar que as variações de io e i1, expressas por
54
(3.15) e (3.16), indicam tão somente os valores médios instantâneos destas variáveis, não
sendo capazes de refletir a natureza chaveada do conversor.
A Fig. 3.6 mostra as representações gráficas das equações (3.15) e (3.16) para os
mesmos parâmetros de simulação da Fig. 3.5. Pode-se observar uma razoável concordância
com aqueles resultados, bem como com os resultados teóricos, apesar das simplificações
supostas.
20
io (t)
15
10
i1 (t)
5
0
0
0.5
1.0
1.5
2.0
2.5
3.0
Tempo (ms)
Fig. 3.6- Representação gráfica das equações (3.15) e (3.16).
A Fig. 3.7 mostra os resultados de um ensaio transitório (degrau de 50V na tensão de
entrada) executado em laboratório para o conversor buck MNC-2 células. O circuito
empregado é o mesmo da Fig.2.12 (Capítulo 2), usando MOSFETs IRF 530 e diodos MUR
1515 como chaves ativas e passivas, respectivamente. Os demais parâmetros foram fS=20kHz;
D=0,8; L1= 14µH; Lo=330µH e Ro=4Ω (resultando numa potência em regime de 400W).
Apesar de os parâmetros serem diferentes dos utilizados na simulação e equações teóricas,
pode-se observar uma excelente concordância qualitativa.
io
i1
0
2 A/div
200 us/div
55
Fig. 3.7 - Resposta ao degrau de tensão para o conversor buck MNC-2 células (experimental).
3.3.
Modelo Entrada-Saída do Conversor Buck - 3 células
De modo a obter dados que facilitem o estudo de generalização do conversor MNC
pode-se executar os mesmos passos de modelagem realizados para o conversor buck-2 células
para o conversor buck-3 células, representado na Fig. 3.8. Nesta figura o capacitor de saída já
foi considerado nulo, para simplificação das manipulações algébricas. A substituição do
modelo da Fig. 3.3 nesta estrutura é mostrada na Fig. 3.9.
i
S3
v
S2
i
V
S1
i
2
Lo
L1
L2
D
D3
io
1
D
2
1
vo
Ro
V
o
Fig. 3.8- Conversor buck MNC - 3 células.
r
1:D
r
sL2
1:D
i2 (s)
ia(s)
v(s)
v2 (s)
sL1
r
i (s)
sLo
1
vo (s)
ix (s)
D :1
Ro
io(s)
Fig. 3.9 - Modelo linear do conversor buck MNC - 3 células.
Utilizando as regras convencionais de solução de circuitos para o circuito da Fig. 3.9,
pode-se escrever:
i1 ( s) = ia ( s) + i2 ( s) .
( 3.17)
io ( s) = i1 ( s) + i x ( s) .
( 3.18)
v o ( s)
.
sLo + Ro
( 3.19)
Dv ( s) − vo ( s)
.
r
( 3.20)
io ( s) =
ix ( s) =
56
i1 ( s) =
v2 ( s) − vo ( s)
.
sL1
( 3.21)
i2 ( s) =
Dv ( s) − v2 ( s)
.
r + sL2
( 3.22)
ia ( s) =
Dv ( s) − v2 ( s)
.
r
( 3.23)
Estas equações constituem um sistema de sete equações a sete incógnitas. Resolvendo
para io(s), i1(s) e i2(s) obtém-se:
io ( s) [ L1 L2 s 2 + (2rL2 + 2rL1 ) s + 3r 2 ]D
.
=
v ( s)
H 3 ( s)
( 3.24)
i1 ( s) (2r + sL2 )rD
=
.
v ( s)
H 3 ( s)
( 3.25)
i2 ( s)
r2D
=
.
v ( s) H3 ( s)
( 3.26)
Onde,
H3 ( s) = L1 L2 Lo s 3 + (rL1 L2 + Ro L1 L2 + 2rLo L2 + 2 L1 Lo r ) s 2 +
+ ( L2 r 2 + 2r 2 L1 + 2rRo L2 + 2rRo L1 + 3 Lo r 2 ) s + r 3 + 3Ro r 2 .
( 3.27)
As funções de transferência (3.24)-(3.26) podem ser simuladas no programa Pspice© a
fim de serem comparadas com os resultados de simulação convencional. Estas formas de onda
são apresentadas na Fig. 3.10, onde utilizou-se um degrau de tensão de entrada de 48V e
fS=20kHz; D=0,5; L1=L2=50µH; Lo=400µH; r=0,1Ω; Ro=1,0Ω e ∆t=1,0µs.
Pode-se observar que os resultados obedecem à distribuição teórica (Io, 2Io/3 e Io/3) e
que a modelagem matemática é, mais uma vez, confirmada.
57
(a)
(b)
Fig. 3.10 - Simulação do conversor buck - 3 células.
(a) Simulação convencional; (b)Funções de Transferência
Admitindo agora que r seja muito menor que Ro e que L1 e L2 sejam ambos muito
menores que Lo pode-se desprezar em (3.27) os termos rL1L2, L2 r2, 2 r2L1 e r3. É possível
supor, ainda, em experimentos práticos que L1=L2=L. A adoção destas medidas simplifica
consideravelmente a expansão em frações parciais de H3(s) e a conseqüente obtenção da
transformada inversa de io(s), i1(s) e i2(s). (Na prática, entretanto, considerar as indutâncias de
equilíbrio muito menores que o indutor de filtro é uma condição que não se verifica
invariavelmente. Os capítulos seguintes discutem em que condições esta simplificação é
possível.) Executando, portanto, estes procedimentos, chega-se a:
DV
io (t ) =
(1 − e
Ro
− Ro
t
Lo
)
( 3.28)
58
i1 (t ) =
2 DV
DV
+
⋅
3 Ro (3rLo − Ro L)(rLo − Ro L)
⎡ − (2rLo − Ro L)rLo −LRo t (3rLo − Ro L) L − r t (rLo − Ro L) L − 3.r t ⎤
e o +
eL +
e L ⎥ .
⋅⎢
2
6
R
⎢⎣
⎥⎦
i2 (t ) =
( 3.29)
1 DV
DVL
+
⋅
3 Ro (3rLo − Ro L)(rLo − Ro L)
⎡ r 2 Lo 2 −LRo t (3rLo − Ro L) L − r t (rLo − Ro L). L − 3.r t ⎤
e o +
eL +
e L ⎥ .
⋅⎢
2
6
RL
⎢⎣
⎥⎦
( 3.30)
A Fig. 3.11 mostra a representação gráfica das equações (3.28), (3.29) e (3.30).
Novamente percebe-se uma estreita semelhança entre os resultados da estratégia de
modelagem proposta com os resultados obtidos de simulação computacional, o que valida as
proposições e conclusões emitidas neste item.
20
io (t)
15
i1 (t)
10
i2 (t)
5
0
0
0.5
1.0
1.5
2.0
2.5
3.0
Tempo (ms)
Fig. 3.11- Representação gráfica das equações (3.21), (3.22) e (3.23).
As equações (3.29) e (3.30) revelam a presença de constantes de tempo diferentes das
presentes no conversor buck - 2 células. Mesmo assim, as constantes -L/r e -L/3r podem ser
definidas como constantes de tempo do conversor buck - 3 células, já que são determinadas
apenas por parâmetros inerentes à célula. Utilizando um programa de apoio algébrico (como o
MathCad®) e recorrendo ao circuito equivalente da Fig.2.7 (cf. Capítulo 2) pode-se obter, de
uma forma mais simples, as constantes de tempo para conversores de níveis maiores, como
mostra a Tabela 3.2. Considerando que todos os conversores MNC utilizem a mesma célula
genérica multinível pode-se inferir que as constantes desta tabela são típicas para a célula
MNC, e não somente para o conversor cc-cc tipo buck. Apenas deve-se fazer uma ressalva
quanto à constante de tempo -Lo/Ro, que no caso genérico será a constante de tempo do ramo
externo conectado ao ponto C da célula.
59
TABELA 3.2 - CONSTANTES DE TEMPO DOS CONVERSORES MNC -
Número
de células
Constantes de tempo
(assumindo indutores de equilíbrio iguais, L)
-Lo
2
3
-L
2. r
Ro
-Lo -L
-L
3. r
r
Ro
L
4
5
6
L
r. 2
r. 2
2
2
“além das presentes para n=2”
2. L
Lo
2. L
r. 3
Ro
r. 3
5
L
-L
2. r
r. 2
2. L
2. L
5
r. 5
r. 5
3
“além das presentes para n=3”
5
5
L
r. 2
3
-Lo
7
Ro
“mais seis expressões extensas”
L
L
L
L
8
r. 2
2
2
r. 2
2
2
r. 2
i . 2
r. 2
2
i.
2
2
“além das presentes para n=4”
-Lo
9
Ro
10
L
2. r
“mais oito expressões extensas”
2. L
r. 4
2. L
2. 5
5
r. 4
2. 5
2. L
5
r. 4
i . 2.
5
5
2. L
r. 4
i. 2.
5
5
“além das presentes para n=5”
Obs.: Nesta tabela, i é o número complexo:
−1
.
Como pode ser constatado nesta tabela, à medida que a ordem do conversor aumenta
começam a surgir números complexos (imaginários). Entretanto, a constante de tempo do
ramo ligado ao nó C da célula, -Lo/Ro, está sempre presente influenciando a evolução das
correntes; o que reforça a idéia de um sistema com saída (ou entrada) em corrente e partilha
por ramos paralelos. Da mesma forma as constanted de tempo de configurações com número
par de células repetem algumas constantes das “configurações metade”, como sugerem os
casos hachurados. Para os conversores de sete e nove células as constantes de tempo são
expressões muito extensas, tendo sido omitidas na tabela. A importância dos dados contidos
na Tabela 3.2 consiste no entendimento da resposta transitória dos conversores MNC. As
constantes de tempo indicam a “inércia” do conversor MNC em responder às variações que
ocorrem na corrente do nó C. Constantes de tempo mais rápidas implicam em melhor resposta
e, conseqüentemente, melhor distribuição de corrente.
60
As equações (3.28), (3.29) e (3.30) confirmam diversos pontos já mencionados
anteriormente:
• A característica do nó C do conversor MNC é independente do número de
células utilizado e constantes do conversor;
• A distribuição de corrente, em regime permanente, entre os indutores de
divisão obedece a lei teórica deduzida no capítulo anterior;
• Baseado nos valores de regime para os indutores pode-se afirmar que todas
as chaves possuem distribuição eqüitativa de corrente;
• A célula MNC permite, sem ação de controle adicional, uma divisão de
corrente similar à obtida com o paralelismo convencional, assunto que será
abordado mais apropriadamente no Capítulo 4.
3.4.
Modelo Entrada-Saída do Conversor Boost - 2 células
O conversor boost - 2 células, bem como o circuito equivalente obtido por substituição
do modelo da Fig. 3.3, são mostrados na Fig. 3.12. Os terminais das células de comutação
também são evidenciados nesta figura.
if
(a)
i1
S1
V
A1
sL
D2
S2
R
o
Co
A2
sL
i a(s)
v(s)
vo(s)
A1
D i a(s)
r
P1 = P2
i a(s) (1-D)
v (s)
f
C2
1
i 1 (s)
1:D
r
P1 = P2
C2
C1
f
i f (s)
(b)
D1
L1
C1
1
s Co
1:D
Lf
D i (s)
1
i 1 (s) (1-D)
R
o
A2
Fig. 3.12- Conversor boost MNC - 2 células e circuito equivalente entrada-saída.
(a) Conversor boost - 2 células; (b) Circuito equivalente linear
Utilizando métodos convencionais de solução de circuitos elétricos, pode-se escrever
para o circuito da Fig. 3.12b:
61
[
]
i0 ( s) = ia ( s) + i1 ( s) (1 − D) .
( 3.31)
⎡
⎤
R0
v0 ( s) = [ia ( s) + i1 ( s)](1 − D) ⎢
⎥.
⎣1 + R0C0 s ⎦
( 3.32)
if ( s) = ia ( s) + i1 ( s) .
( 3.33)
vf ( s) = r ia ( s) + v0 ( s)(1 − D) .
i f ( s) =
i1 ( s) =
( 3.34)
v ( s ) − v f ( s)
.
s Lf
( 3.35)
v f ( s) + vo ( s)( D − 1)
sL1 + r
.
( 3.36)
As equações (3.31)-(3.36) constituem um sistema de seis equações a seis incógnitas.
Resolvendo para as variáveis de interesse v0(s), i0(s) e i1(s) encontra-se:
vo ( s ) Ro . ( 1
v ( s)
if ( s )
1
D) . 2. r
s. L1
H( s )
.
Ro. s. Co . 2. r
s. L1
H( s )
v ( s)
i 1 ( s)
v ( s)
( 3.37)
.
( 3.38)
Ro . s. Co . r
1
H( s )
.
( 3.39)
Onde,
3
H( s ) s . L1. Lf. Ro. Co
2
+ r . Ro. Co
2
+r
2. r. R
o
L1 . Lf
Lo. Ro
2. L . r. R . C
f
o o
2. L
4. R . r. D
o
1
. s2 ...
2
L1. Ro. D
.R .D
o
2. L . r
f
. s ...
2
2. R . r. D
o
.
( 3.40)
Este modelo pode ser facilmente testado através da simulação convencional de um
circuito boost - 2 células e simulação das funções de transferência (3.37)-(3.39), o que é
mostrado na Fig. 3.13. Para esta situação aplicou-se um degrau de tensão de entrada de 200V
e utilizou-se Lf=700µH; L1=10µH; D=0.5; fS=70 kHz; ∆t=0µs; r=0.2; R0=25Ω e C0=10µF.
Pode-se perceber uma excelente concordância entre a simulação convencional e a simulação
do modelo linear à partir das funções de transferência. Em função de a corrente no indutor de
62
equilíbrio ser a metade da corrente de entrada, deve-se esperar uma distribuição de corrente
entre as chaves próxima do ideal.
(a)
(b)
Fig. 3.13 - Formas de onda do conversor boost - 2 células.
(De cima para baixo: tensão de saída, corrente de entrada e corrente no indutor de equilíbrio)
(a) Simulação convencional; (b) Funções de transferência (modelo linear)
3.5.
Modelo Controle-Saída do Conversor Buck - 2 células
Para proceder a este estudo é necessário adaptar o circuito equivalente da Fig. 3.1 ao
circuito do conversor buck - 2 células. Na análise controle-saída a fonte de entrada fica em
repouso (curto-circuito) e a excitação do circuito é a perturbação na razão cíclica. Admite-se,
para este caso, que as duas células recebem a mesma perturbação d(s), que ocorre em ponto
de operação com tensão V e razão cíclica D. Assim, o circuito equivalente adaptado é o
apresentado na Fig. 3.14a. Pode-se observar que os terminais ativos das células, A1 e A2, estão
conectados e aterrados (fonte de tensão de entrada em repouso). Nota-se ainda que a corrente
de regime de saída do nó comum, C, da célula à esquerda é a própria corrente do indutor de
equilíbrio, I1. Por outro lado, para a célula à direita, é a corrente auxiliar IX. Além disso, a
tensão definida pela equação (3.1), VD, assume a tensão entre os terminais ativos e passivos
63
das células; ou seja, V (o valor da tensão de entrada). Devido a estas particularidades o
circuito reduz-se ao mostrado na Fig. 3.14b.
i 1 (s)
V
d (s)
D
ia
- +
V
d (s)
D
i x (s)
s L1
C1
D:1
1:D
r
A2
C2
s.Lo
I d (s)
1
io(s)
+ -
r
A1
I d (s)
x
vo (s)
Ro
P2
P1
(a)
i 1 (s)
s L1
r
i x (s)
r
s.Lo
v o (s)
io (s)
Vd(s)
Vd(s)
Ro
(b)
Fig. 3.14 - Circuito equivalente controle-saída buck - 2 células.
Utilizando os métodos convencionais de solução de circuitos elétricos pode-se
escrever para o circuito da Fig. 3.14:
i1 ( s) =
Vd ( s) − v0 ( s)
.
r + sL1
( 3.41)
ix ( s) =
Vd ( s) − v0 ( s)
.
r
( 3.42)
v0 ( s)
.
Ro + sL0
( 3.43)
i0 ( s) =
i0 ( s) = ix ( s) + i1 ( s) .
Resolvendo estas equações para vo(s), i1(s) e iX(s), obtém-se:
( 3.44)
64
vo ( s)
( sL0 + R0 ) (2r + sL1 )V
.
=
2
d ( s) L1 Lo s + (2 Lo r + rL1 + Ro L1 ) s + 2 Ro r + r 2
( 3.45)
io ( s)
(2r + sL1 )V
.
=
2
d ( s) L1 Lo s + (2 Lo r + rL1 + Ro L1 ) s + 2 Ro r + r 2
( 3.46)
i1 ( s)
rV
.
=
2
d ( s) L1 Lo s + (2 Lo r + rL1 + Ro L1 ) s + 2 Ro r + r 2
( 3.47)
Pode-se observar que o denominador de (3.45) a (3.47) (equação característica) é
idêntico ao encontrado em (3.14). É claro que este é um acontecimento esperado, já que a
equação característica é inerente ao sistema, e apenas significa que as manipulações
matemáticas são coerentes.
As funções de transferência (3.45)-(3.47) podem ser úteis no projeto de controladores
envolvendo as malhas de tensão e corrente do conversor buck - 2 células. Entretanto, deve-se
considerar que a distribuição equilibrada de corrente no conversor MNC é um processo
natural não necessitando, em geral, de estratégias de controle em malha fechada para ser
alcançada. Sobre esta afirmativa, mais informações serão apresentadas nos capítulos
seguintes.
3.6.
Modelo Controle-Saída do Conversor Boost - 2 células
Substituindo o modelo linear da chave PWM da Fig. 3.1 no circuito do conversor
boost MNC - 2 células da Fig. 3.12a chega-se ao circuito equivalente da Fig. 3.15a.
Na maioria dos casos práticos o propósito da análise controle-saída é o de estudar o
comportamento dinâmico do conversor em torno de um ponto de operação determinado.
Nestas condições, a tensão de saída pode ser considerada constante e para efeito do modelo o
ramo da carga é representado por um curto circuito (fonte de tensão em repouso), conforme
representado na Fig. 3.15b.
65
i (s)
i1 (s)
f
s L1
r
i (s)
1:D
r
f
1:D
sL
sL
vo (s)
-Vo d(s)
D
vf (s)
(I - I )d(s)
1
f
-Vo d(s)
D
Ro
1
sCo
i1 (s)
f
-I d(s)
f
1
r
s L1
Vo d(s)
r
Vo d(s)
(b)
(a)
Fig. 3.15 - Modelo linear controle-saída do conversor boost MNC - 2 células.
(a) Carga genérica; (b) Carga como fonte de tensão (em repouso)
Utilizando as leis convencionais de circuitos elétricos para o circuito da Fig. 3.15b,
pode-se escrever para as variáveis indicadas:
v f ( s) = [i f ( s) − i1 ( s)]r − Vo d ( s) .
i1 ( s) =
v f ( s) + Vo d ( s)
i f ( s) =
r + sL1
− v f ( s)
sL f
.
.
( 3.48)
( 3.49)
( 3.50)
Eliminando a variável auxiliar, vf(s), e resolvendo estas equações para as correntes nos
indutores pode-se encontrar:
i f ( s)
d (s)
=
VO ⋅(2 ⋅ r + s ⋅L1 )
.
s L f L1 + (2 L f r + r ⋅L1 ) ⋅ s + r 2
2
VO ⋅ r
i1 ( s )
= 2
.
d ( s ) s L f L1 + (2 L f r + r ⋅L1 ) ⋅ s + r 2
( 3.51)
( 3.52)
O zero de (3.51) é dado por:
z=
− 2r
.
L1
Por outro lado, a equação característica pode ser reescrita como:
( 3.53)
66
H( s ) Lf s2 L1
L1
s
Lf
r 2
r2
Lf
.
( 3.54)
.
( 3.55)
.
( 3.56)
Os pólos (raízes) da equação característica são:
.
1 . . 2 Lf
r
2
L1
.
1 . . 2 Lf
r
2
L1
4. L f
L .L
2
4. L f
L .L
2
f
f
L1
2
1
L1
2
1
Se L1 << Lf estes pólos tornam-se 0 (zero) e -2r/L1 [este, portanto, igual ao zero de
(3.51)]. Nesta condição, (3.51) e (3.52) podem ser reescritas:
i f ( s)
d (s)
=
VO ⋅(2 ⋅ r + s ⋅L1 )
V
= O .
s ⋅ L f (2 r + s ⋅L1 ) s ⋅ L f
VO ⋅ r
i1 ( s )
.
=
d ( s ) s ⋅ L f (2 r + s ⋅L1 )
( 3.57)
( 3.58)
A equação (3.57) é uma “célebre” simplificação da função de transferência controlesaída para os conversores boost, que se mostra válida também para os conversores MNC. Por
outro lado, (3.58) pode também ser simplificada se for considerado s << 2r/L1:
i1 ( s)
Vo r
V
=
= o
d ( s) sL f (2r ) 2 sL f
.
( 3.59)
O que confirma a função de divisão de corrente no conversor MNC. As funções de
transferência (3.51) e (3.52) [e também (3.57) e (3.59)] podem ser bastante úteis para o
projeto de controladores em malha fechada, já que descrevem o comportamento dinâmico do
conversor boost MNC-2 células em torno do ponto de trabalho. A Fig. 3.16 mostra a resposta
em freqüência de acordo com as equações (3.51) e (3.52) utilizando Vo=400V; r=0,1Ω;
L1=10µH e Lf=500µH.
67
80
i ( jω )
20log f
d ( jω )
Amplitude [dB]
60
40
20
0
i ( jω )
20 log 1
d ( jω )
20
40
1
10
100
4
1 10
1000
5
1 10
0
( )
i ( jω )
arctan f
d ( jω )
Fase [o]
30
60
90
120
⎛ i ( jω ) ⎞
⎟
arctan ⎜ 1
⎝ d ( jω ) ⎠
150
180
1
10
100
1000
4
1 10
5
1 10
Taxa de variação da razão cíclica (Hz)
Fig. 3.16 - Resposta em freqüência do conversor boost MNC-2 células.
A função de transferência (3.51) mostra que a corrente de entrada possui um zero em
2r/L1 (cerca de 3,2 kHz para os parâmetros do exemplo). Por outro lado, o denominador de
(3.51) ou (3.52) apresenta um pólo próximo de zero (cerca de 15,8 Hz) e outro na mesma
freqüência de (3.51), ou seja 3,2 kHz. As curvas no domínio da freqüência da Fig. 3.16 são,
portanto, coerentes com estes valores. Neste sentido, é fácil verificar que as duas curvas de
amplitude decrescem (quase a partir de zero Hertz) com uma inclinação de -20 dB/década e se
aproximam de um ângulo de -90o. Para a corrente de entrada, o zero em 3,2 kHz compensa o
pólo na mesma freqüência, o que garante uma inclinação permanente de -20 dB/década e
ângulo mínimo de -90o. Por outro lado, a dinâmica da corrente do indutor de equilíbrio é
marcada pela existência do pólo em 3,2 kHz não compensado. Desta forma, ocorre neste
ponto uma mudança de inclinação para -40 dB/década e o ângulo irá se aproximar de -180o
nas freqüências mais altas. Um exemplo de utilização destas informações para o projeto de
um sistema de controle prático será mostrado no Capítulo 7.
68
Outra análise que pode ser realizada aqui é quanto à relação entre as correntes de
entrada e no indutor de equilíbrio em presença de perturbação na razão cíclica. Para isto basta
proceder à divisão de (3.51) por (3.52):
i f ( s)
i1 ( s)
=
2r + sL1
.
r
( 3.60)
Mas, se for considerada uma taxa de variação da razão cíclica muito inferior a 2r/L1
(3,2 kHz para o exemplo) então a relação (3.60) aproxima-se do valor constante dois (ou seja,
a corrente de entrada é o dobro da corrente no indutor de equilíbrio). Em outras palavras, para
uma determinada faixa de variação na razão cíclica a relação entre as correntes ainda obedece
o padrão teórico determinado no capítulo anterior; que foi confirmado pelos modelos deste
capítulo. Por outro lado, para taxas de variação na razão cíclica acima de um determinado
valor a razão entre as correntes pode assumir valores elevados, implicando em desequilíbrio
de corrente entre as chaves.
Apesar de a modelagem matemática mostrada neste capítulo ter se dedicado aos
conversores cc-cc buck e boost, é evidente a sua validade e extensão para outros conversores.
É fato conhecido que diversos conversores cc-ca e ca-cc possuem característica tipo buck ou
boost, o que permitiria então uma adaptação direta dos resultados obtidos aqui para
descreverem seus comportamentos. Por outro lado, estes exemplos de modelagem pelo uso do
circuito equivalente da célula de comutação (ou chave PWM)
podem ser imitados
sistematicamente para qualquer outro tipo de conversor que empregue a célula MNC como
método de associação paralela e geração de multiníveis de corrente. Particularidades e
limitações do modelo usado neste capítulo serão apresentadas nos capítulos seguintes.
3.7.
Conclusões
Neste capítulo apresentou-se uma maneira de modelar matematicamente os
conversores MNC, usando o “modelo da chave PWM” (“PWM switch model”). Os
conversores cc-cc buck e boost foram utilizados como exemplo de modelagem. Foram
considerados os circuitos equivalentes e equações sob o ponto de vista entrada-saída e
controle-saída dos casos-exemplos. Resultados simulados e experimentais confirmaram a
validade do modelo empregado, apesar das simplificações.
Capítulo
4.
Nova Técnica de Paralelismo
69
N
o Capítulo 1 foram apresentadas algumas informações básicas sobre o
paralelismo de chaves semicondutoras. Também foram apresentadas
algumas técnicas de associação paralela de conversores estáticos. Neste
capítulo será apresentado um resumo da técnica convencional de
paralelismo e será discutida a utilização da célula MNC como uma nova técnica de associação
paralela de células de comutação. Parte dos resultados aqui apresentados foram publicados em
[48], [49] e [64].
4.1.
O Paralelismo Convencional
A associação paralela de chaves semicondutoras de potência consiste numa prática
muito comum em Eletrônica de Potência. Entre as razões que induzem os engenheiros a
empregá-la pode-se citar:
• A aplicação exige um nível de corrente nas chaves superior ao “estado-da-arte”.
• O uso de chaves muito modernas e de maior capacidade nominal supera o
orçamento de um determinado projeto (chaves “estado-da-arte” em geral são mais
caras).
• Deseja-se empregar o domínio de conhecimento, adquirido em determinada
aplicação, para um certo nível de potência, e trabalhar em níveis superiores através
de sistemas modulares (células em paralelo).
• Utilizar componentes existentes em estoque.
• Utilizar componentes mais comuns e fáceis de encontrar no comércio.
• Superdimensionar a estrutura pelo uso de células redundantes, visando maior
confiabilidade.
Devido às peculiaridades de cada tipo de dispositivo uma série de recomendações e
precauções devem ser obedecidas a fim de se viabilizar o paralelismo (ou seja, garantir um
razoável equilíbrio entre as correntes nas chaves) e se evitar situações destrutivas [50], [51].
Além dos exemplos mencionados no Capítulo 1, pode-se acrescentar:
• Inclusão de resistência série no emissor de transistores comuns (BJTs) para
evitar desequilíbrio térmico devido a seu coeficiente de temperatura positivo
(maior temperatura, maior corrente de condução);
70
• Inclusão de resistência série ao gate de MOSFETs visando amortecer
oscilações de alta-freqüência (provocadas pelas capacitâncias de entrada e
indutâncias parasitas);
• Uso de circuitos de proteção contra sobrecorrente para evitar destruição do
dispositivo que desligar por último, ou ligar primeiro (devido às
divergências nos tempos de “turn-on” e “turn-off” dos dispositivos);
• Uso de indutâncias em série com o dispositivo, em especial para tiristores,
visando melhorar o equilíbrio dinâmico;
• Minimização das resistências e indutâncias de fios e cabos de conexão aos
dispositivos, de forma a evitar assimetrias nos ramos paralelos;
• Projeto cuidadoso do sistema de dissipação (refrigeração) de calor;
• Escolha de componentes “casados”, ou seja, que possuam pequena
divergência de parâmetros.
Uma associação paralela de chaves semicondutoras pode ser considerada razoável
quando se atinge um bom equilíbrio térmico, além do equilíbrio estático e dinâmico de
correntes entre os componentes. Alguns componentes possuem mecanismos naturais de
equilíbrio térmico e estático de corrente, como é o caso dos MOSFETs e IGBTs.
4.2.
Paralelismo de IGBTs
Os IGBTs são dispositivos que têm merecido nos últimos anos especial atenção
quanto às técnicas de paralelismo [4], [5], [8], [9], [10] e [11]. De um modo geral as soluções
que viabilizam a associação paralela desses componentes envolvem a elaboração de
sofisticados circuitos de controle e comando, bem como utilização de componentes especiais.
Normalmente estas soluções exigem negociações diretas do usuário com os fabricantes e,
conseqüentemente, tornam-se muito custosas.
Por outro lado, sabe-se que o equilíbrio térmico e dinâmico na associação paralela de
IGBTs são fatores mais restritivos que o simples equilíbrio estático de correntes [8], [11].
Além disso, o equilíbrio estático é muitas vezes alcançado nestes dispositivos por meio de um
processo natural, que aproxima os pontos de operação de cada componente da associação em
correntes elevadas [11], conforme ilustrado de forma simplificada na Fig. 4.1. Como pode ser
verificado, mesmo que as tensões de limiar (VCE0) sejam distintas, as resistências dinâmicas
assumem inclinações particulares que compensam o desequilíbrio em situação de corrente
elevada, justamente onde o paralelismo é mais crítico. Na figura, o ponto Q representa a
71
situação de paralelismo (tensões coletor-emissor idênticas) em que as correntes dos
dispositivos são iguais, ou seja, equilíbrio estático perfeito.
IGBT2
iC
I = I
C1 C2
IGBT1
Q
{
Desequilíbrio estático
de correntes
VCE01 VCE02
vCE
Fig. 4.1 - Característica volt-ampère de IGBTs com diferentes tensões de limiar.
Também é fato conhecido que IGBTs com menor tensão de limiar possuem um
coeficiente de temperatura menos acentuado que os IGBTs com maior tensão de limiar.
Assim, quando a temperatura e a corrente crescem, o IGBT com menor tensão de limiar sofre
pouca influência em sua característica elétrica, ao passo que o IGBT com maior tensão de
limiar tem este parâmetro reduzido significativamente (coeficiente de temperatura negativo
para VCE0). Este fenômeno, portanto, melhora o equilíbrio estático de corrente em
temperaturas elevadas, exatamente onde o paralelismo é mais crítico [11].
Deve ficar claro, entretanto, que se os parâmetros de condução (VCE0 e resistência
dinâmica) forem muito distintos poderá ocorrer desequilíbrio estático de corrente. Este fato é
mais observado quando se empregam componentes de diferentes lotes de fabricação. Nesta
situação os engenheiros procuram escolher componentes casados, especialmente quando um
rigoroso equilíbrio estático de corrente é exigido.
Fica evidente, assim, que dos três importantes fatores de equilíbrio (térmico, estático e
dinâmico de corrente) que caracterizam uma associação paralela, o único fator que não possui
um mecanismo natural de compensação nos IGBTs é o equilíbrio dinâmico. Numa tentativa
de contribuir neste campo de estudo, os circuitos experimentais apresentados neste capítulo
empregam IGBTs.
4.3.
A Célula MNC como Técnica de Paralelismo
Conforme mencionado e exemplificado nos capítulos anteriores, é possível obter
equilíbrio na distribuição de corrente entre as células de um conversor MNC mesmo quando
72
as chaves “paralelas” são disparadas com idêntico sinal de comando. Neste caso não há
atrasos, ∆t, e conseqüentemente não é possível aproveitar os níveis intermediários de corrente
existentes nos indutores de equilíbrio. Esta seção apresenta detalhes de comparação desta
nova alternativa com a técnica convencional de paralelismo, bem como sugere procedimentos
para implementação prática.
Um dos sérios problemas ligados à associação convencional de chaves em paralelo
reside no desequilíbrio dinâmico das correntes conforme ilustrado na Fig.1.3 (cf. Capítulo 1).
O fenômeno é provocado por imperfeições de layout (assimetrias nas indutâncias de cabos e
ligações nos ramos das chaves), por divergências de comportamento das chaves na entrada e
saída de condução, ou ainda por imperfeições dos circuitos de comando. No primeiro caso, a
chave que possui a menor indutância série deverá assumir, por um certo tempo, toda a
corrente que chega ou sai do nó paralelo, o que poderá provocar sua destruição. Uma situação
semelhante ocorre quando a chave entra ou sai de condução antes das demais em função de
suas características de fabricação ou comando irregular. É claro que o problema torna-se
maior quanto maior for o número de componentes associados. É possível constatar, por
exemplo, que MOSFETs podem suportar picos de corrente até cerca de quatro vezes sua
corrente nominal. Entretanto, os IGBTs podem não suportar o dobro de sua corrente nominal!
Fica evidente, portanto, que a associação paralela convencional está limitada a umas poucas
unidades de componentes.
Para ilustrar o desequilíbrio dinâmico de corrente numa associação paralela de
componentes montou-se em laboratório o circuito da Fig. 4.2. Como pode ser visto o circuito
consiste de um conversor cc-cc buck - 2 células e utiliza IGBTs (HGTP10N50C1) como
chaves ativas e diodos de rápida recuperação (MUR 1515) como chaves passivas, sendo
acionado em 20kHz. O conversor foi montado de forma a dispensar transformadores de
acoplamento de “gate”, já que as chaves ativas estão com o mesmo potencial de emissor, da
mesma forma que no circuito da Fig. 2.12. Neste circuito foi introduzido propositadamente
uma indutância, Lb, de 100nH em série com a chave S1 a fim de emular os efeitos da
imperfeição de layout. O elemento de ligação das células, L, é quem determinará se a
associação é do tipo paralela convencional ou do tipo MNC. Fazendo-se L=0 (curto-circuito)
obtém-se o paralelismo normal, ao passo que escolhendo um valor apropriado obtém-se a
estrutura MNC. Detalhes sobre a escolha do valor de L serão apresentados no decorrer deste
capítulo. Os parâmetros utilizados neste circuito são: V=50V; Ro=4Ω; Lo=330µH; Lb=100nH,
Vg=10V; Io previsto= 10A.
73
Lo
D2
V
D1
L
g2
Io
Ro
g1
S2
S1
vg
Lb
Fig. 4.2 - Circuito para teste do desequilíbrio de corrente.
A Fig. 4.3 mostra os resultados de ensaios de laboratório onde se fez, em primeiro
lugar, L=0 para representação do paralelismo convencional. Em seguida adotou-se L=14µH
estabelecendo, portanto, uma conversor MNC-2 níveis. Nos dois casos, manteve-se a
indutância de emissor de 100nH em série com a chave S1. Como é fácil perceber dos
oscilogramas, a técnica MNC minimiza a ocorrência de desequilíbrios dinâmicos de corrente
na chave em desvantagem. Pode-se dizer que a célula MNC apresenta uma “capacidade de
amortecimento ou grampeamento” de picos de corrente.
i
i
S1
0
S1
0
i
i
S2
2 A/div
S2
10 us/div
0
(a)
2 A/div
10 us/div
0
(b)
Fig. 4.3- Efeitos de desequilíbrio no emissor.
(a) Correntes nas chaves com L=0 (paralelismo convencional).
(b)correntes nas chaves com L=14 µH (célula MNC).
Conforme mencionado no início desta seção, outra preocupação que envolve o
paralelismo de componentes é com relação às divergências de comportamento no momento da
condução e bloqueio das chaves. Em termos práticos, o componente que conduz mais rápido
(menor “turn-on time”) ou bloqueia depois (maior “turn-off”) terá que assumir toda a corrente
que chega ou sai do ramo paralelo. O circuito da Fig. 4.2 foi testado em laboratório com um
conjunto de sinais de comando que tentou imitar estas possíveis diferenças dinâmicas. A
Fig. 4.4 mostra estes sinais onde se percebe que a chave S1 recebe comando para entrar e sair
74
de condução com atraso em relação à chave S2. Neste ensaio a indutância de desequilíbrio do
emissor, Lb, foi removida.
40 us
10 us
f = 20 kHz
+10V
D2.T=40,0 us
G2
-5V
+10V
D1.T=39,9 us
G1
-5V
T
300 ns
200 ns
Fig. 4.4- Sinais de gates separados e não-coincidentes no tempo.
A Fig. 4.4 mostra os resultados de laboratório para o caso de paralelismo convencional
e também quando se utiliza a célula MNC.
iS1
i S1
0
0
i
iS2
S2
2 A/div
10 us/div
0
2 A/div
0
(a)
10 us/div
(b)
Fig. 4.5- Ensaio de assimetria no comando.
(a) Correntes nas Chaves com L=0; (b) Correntes nas Chaves com L=14 µH.
Parece ser intuitivo que o efeito combinado destes problemas pode provocar danos
maiores para o paralelismo convencional. Assim, os resultados práticos da Fig. 4.3 e Fig. 4.5
mostram a superioridade, sob o ponto de vista da supressão de picos de corrente espúrios, da
célula MNC como técnica de paralelismo em relação à técnica convencional. Além disso,
deve ficar claro que a existência de atrasos no comando das chaves consiste num fato
absolutamente inviável no paralelismo convencional. Isto ocorre porque, dependendo do
tempo envolvido, estes atrasos podem determinar o sobreaquecimento do componente a ponto
de levá-lo à destruição. Fica evidente que estes problemas são drasticamente minimizados
pelo uso da célula MNC, caso ela seja corretamente dimensionada. Os experimentos
75
mencionados aqui também foram realizados com MOSFETs e com outras séries de IGBTs,
apresentando resultados essencialmente idênticos aos relatados.
As experiências descritas nas figuras Fig. 4.3 e Fig. 4.5 mostaram que a célula MNC é
capaz de estabelecer boa divisão dinâmica de corrente e não interferir na divisão estática de
corrente, a menos da ondulação da corrente de saída que aparece mais na célula S1/D1. Devese notar, ainda, que as razões cíclicas usadas na segunda experiência são ligeiramente
distintas, situação que não prejudicou o equilíbrio estático de corrente entre as chaves, ao
contrário do que foi alertado na discussão do Capítulo 2. De fato, o desequilíbrio de corrente
resultante é tolerável dentro de certos limites. Entretanto, pode-se questionar até que ponto
esta assimetria é desprezível.
Uma forma de responder a esta pergunta é realizar os mesmos procedimentos de
modelagem do Capítulo 2 adotando, para cada célula PWM, razões cíclicas diferentes. Podese escolher como exemplo o circuito buck - 2 células, cujo circuito equivalente adaptado é
repetido na Fig. 4.6. Para simplificar a análise considerou-se que a resistência de condução
dos diodos, rP, exerce pouca influência na equação (2.8) do Capítulo 2. Na realidade esta
aproximação é bastante razoável já que a resistência dinâmica dos diodos é muito inferior à
das chaves ativas (em especial para MOSFETs) e sobretudo se a razão cíclica for superior a
50%. Valores práticos para a resistência de condução dos diodos de potência situam-se na
faixa de 50 mΩ, enquanto resistências de condução dos IGBTs superam 150 mΩ e de
MOSFETs 300 mΩ. Assim, a resistência do modelo definida pela equação (2.8) vale D rA, ou
simplesmente D r (onde D deve ser substituído pelo valor da razão cíclica de cada célula).
1:D 2
+
v(s)
D2 r
sL
i x (s)
D1 r D : 1
1
io(s)
i 1(s)
s.Lo
vo(s)
Ro
Fig. 4.6 - Circuito equivalente buck - 2 células com D1≠ D2.
Resolvendo o circuito da Fig. 4.6 para io(s) e i1(s) pode-se encontrar:
io( s)
v( s) s2. L. L
o
D1. 2. D2. r s. L
D1. r. L D2. r. Lo L. R D1. r. Lo . s D1. r2. D2 D2. r. R D1. r. R
.
( 4.1)
76
i 1 ( s)
v( s) s2.L.L
o
D2. Lo Lo. D1 . s D1.D2.r D2. R R. D1
D1. r. L D2. r. Lo L. R D1. r. Lo . s D1. r2. D2 D2.r.R D1. r. R
.
( 4.2)
Executando os mesmos passos algébricos realizados no Capítulo 2, poder-se-ia chegar
às equações no domínio do tempo. Tomando-se nestas equações apenas a parte independente
do tempo (ou seja, os valores de regime permanente) tem-se:
I1 =
[ D1 D2 r + Ro ( D2 − D1 )]V
.
( D1 + D2 )rRo
( 4.3)
2 D1 D2 rV
.
( D1 + D2 )rRo
( 4.4)
Io =
Onde, I1 e Io são as correntes de regime permanente para o indutor de equilíbrio e
indutor de saída, respectivamente, enquanto r é a resistência da chave ativa. Nestas equações,
V é o valor da fonte de tensão de entrada. Normalizando I1 em função de Io, pode-se escrever:
I1 =
1
(1 + ρ. d ) .
2
( 4.5)
Onde, ρ é a razão entre a resistência de carga e a resistência da chave ativa, enquanto
d é um parâmetro que é função das razões cíclicas:
d=
D2 − D1
.
D1 . D2
( 4.6)
A Fig. 4.7 representa graficamente a equação (4.5) para quatro valores de ρ. Pode-se
dizer que a corrente normalizada é um parâmetro que indica se o conversor MNC está
operando próximo da condição ideal (distribuição eqüitativa de corrente entre as chaves em
regime permanente),
já que este parâmetro é a razão entre as correntes do indutor de
equilíbrio e de saída. Nesta figura também foram indicados valores experimentais que
confirmam a validade da modelagem.
Fica evidente da Fig. 4.7 que quanto mais distintas forem as razões cíclicas ( | d | > 0 )
mais distante da marca ideal ( I1 = 0,5) opera o conversor MNC. Também é fácil concluir que
uma dispersão nos tempos de entrada e saída de condução dos dispositivos paralelos pode
significar desequilíbrio de corrente entre as chaves. Entretanto, para o conjunto de
dispositivos
testados a dispersão verificada revelou-se insuficiente para provocar
desequilíbrio em estado permanente, o que confirma a qualificação do conversor MNC como
técnica de paralelismo.
77
Razões cíclicas iguais
°
1
ρ=40
0.9
Corrente de Equilíbrio normalizada, I1
0.8
ρ=20
0.7
0.6
ρ=10
0.5
ρ=5
0.4
0.3
Experimentais: + x
Teóricos:
⎯⎯
0.2
0.1
0
0.02
0.015
0.01
0.005
0
0.005
0.01
0.015 0.02
d
Fig. 4.7- Razão entre Correntes versus d (em função de ρ).
Por outro lado, percebe-se que menores valores de ρ permitem uma operação
equilibrada dentro de uma larga faixa de assimetria na razão cíclica. Ora, menores valores de
ρ implicam em maiores potências (menor Ro), o que significa que a técnica MNC é mais
atraente e mais robusta justamente na faixa em que o paralelismo é mais desejável!
Conforme já mencionado, componentes com parâmetros de condução muito distintos
irão experimentar uma distribuição de corrente pouco equilibrada, tanto no paralelismo
convencional quanto na associação MNC. Entretanto, o equilíbrio dinâmico ainda favorece a
técnica MNC de paralelismo. Para um entendimento do desequilíbrio causado pelo uso de
componentes com diferentes resistências de condução pode-se adaptar a Fig. 5.10 do
Capítulo 5, que trata de desequilíbrios resistivos nos ramos paralelos da associação MNC.
4.4.
Projeto dos Indutores de Equilíbrio
Da topologia básica da célula MNC apresentada no Capítulo 2 entende-se que existem
dois terminais aos quais se conecta uma fonte de tensão, seja ela independente ou não (e.g.
um ramo ou composição de ramos do tipo capacitivo). Esta afirmativa é invariável para
qualquer tipo de conversor implementado com células MNC, conforme os casos propostos
também naquele capítulo. O que difere entre os casos é quanto à natureza desta fonte de
tensão. Neste sentido a fonte pode ser:
• Fonte cc ideal (bateria, sistema ca-cc regulado, etc.).
• Carga capacitiva cc (carga regulada com um “pesado” capacitor de filtragem).
• Fonte ca ideal (sistema de distribuição monofásico ou trifásico, “no-break”, etc.)
78
• Carga capacitiva ca (impedância de carga com capacitor de filtragem).
Na verdade estes casos podem ser agrupados aos pares. Ou seja, nos sistemas cc (os
dois primeiros pontos) a célula MNC está submetida a uma tensão constante bem definida,
sendo inclusive conhecido seu valor máximo (no caso de ela poder ser ajustada em um nível
desejado). Já nos dois últimos casos a tensão é do tipo variável e determina nos terminais da
célula MNC um valor qualquer entre o pico negativo e positivo.
Ora, o que torna a célula MNC superior ao paralelismo convencional é sua
estabilidade dinâmica. Ou seja, sua capacidade de limitar picos de corrente quando uma chave
individual assume toda a corrente do nó comum da célula. Se todas as chaves conduzissem ao
mesmo tempo os indutores de equilíbrio estariam sempre submetidos a uma tensão próxima
de zero (a tensão de condução das chaves) e nenhum pico de corrente seria observado.
Supondo então que o mesmo sinal de comando seja levado a todos os gates das chaves resta
ao projetista estimar o intervalo de tempo de erro, ∆t, durante o qual a chave divergente
impõe sobre o indutor de equilíbrio toda a tensão da célula. O efeito deste parâmetro é
idêntico ao atraso intencional no comando das chaves mencionado no Capítulo 2, apesar de
aqui estar relacionado com uma imperfeição do processo. (Para uma diferenciação de
terminologia será incluído, quando for o caso, o termo ∆t de dispersão.) Durante este intervalo
haverá, portanto, uma variação acentuada de corrente no indutor (a partir do seu nível de
corrente de regime), e também existirá na chave. Na verdade, o pior caso ocorre quando o
indutor à direita da chave tem sua corrente acrescida e o da esquerda reduzida, conforme
ilustra a Fig. 4.8. Nesta situação a chave em condução terá sua corrente acrescida da variação
de corrente nos dois indutores. Fica claro, assim, que quanto maior o indutor de equilíbrio
menor será a variação de corrente observada.
T1
...
r
S q+2
L q+1
0
S
q+1
Lq
Sq
L1
Lo
...
...
v(t)
(cc ou ca)
S1
i q+2
i q+1
r
0
i q-1
iq
r
0
i1
C
io
...
T2
Fig. 4.8 - Indutores submetidos à tensão da célula.
Por outro lado, para que a técnica de paralelismo baseada na célula MNC seja
eficiente e também econômica, é importante que os valores das indutâncias de equilíbrio
79
sejam os menores possíveis. Entretanto, fazer estes elementos muito pequenos significa
aproximar-se do paralelismo convencional. Conforme discutido na seção anterior, o
paralelismo convencional impõe sérios riscos às chaves exigindo inúmeros cuidados. Assim,
deve existir um valor mínimo para os indutores de equilíbrio que seja capaz de reduzir os
riscos de sobrecorrente provocados por assimetrias no comando, indutâncias dos ramos
paralelos e dispersão nos parâmetros dos componentes (entrada e saída assíncrona). Talvez o
mais crítico destes problemas seja a dispersão nos parâmetros das chaves, já que os demais
podem ser minimizados por uma montagem adequada. De qualquer forma, ao projetar os
indutores de equilíbrio visando amenizar os efeitos da dispersão dos parâmetros das chaves o
projetista estará indiretamente minimizando os demais problemas. É claro que uma margem
de segurança mínima pode ser adotada para englobar a proteção contra estes problemas
remanescentes.
Seguindo a orientação acima, o valor dos indutores de equilíbrio pode ser definido
desde que sejam estimados os seguintes parâmetros:
• Tensão máxima a que o indutor deverá ser submetido, VMAX [em volts].
• Máxima dispersão, ∆t, estimada para os componentes utilizados [em segundos].
• Máxima sobrecorrente, ∆i, permitida nas chaves e, por conseguinte, nos indutores
(que no pior caso devem conduzir só metade desta variação) [em ampères].
• Margem de segurança, m [adimensional]. (Recomenda-se m=1,10 ou 1,20)
É fácil concluir ainda, da observação da célula genérica MNC (vide Fig.2.1), que
todos os indutores podem estar submetidos à mesma tensão máxima durante o tempo ∆t de
dispersão. Apesar de possuírem valores distintos de corrente média, pode-se adotar, por
simplicidade, o mesmo valor de indutância, L, para todos os indutores (usando o ∆i para o
pior caso) . Assim, o valor de L pode ser determinado baseado em sua lei de comportamento
físico, que adaptada para os parâmetros de projeto torna-se:
L=
2mVMAX ∆t
2mnVMAX ∆t
.
ou L =
0,1 I C
∆i
( 4.7)
Onde n é o número de células da associação, IC é o valor previsto da corrente média
ou de pico, conforme o caso, no ponto C da célula (para um conversor qualquer) e o fator 0,1
(relação à direita) é o índice percentual permitido para a variação de corrente máxima nas
chaves, durante ∆t, em torno do valor ideal (IC/n) .
80
Se, ao contrário de usar o mesmo valor de indutância e limitar a variação absoluta de
corrente nos indutores, for feita a opção por um projeto mais econômico, pode-se tolerar um
∆i maior nos indutores cujo nível de corrente é maior. Assim, a equação (4.7) se tornaria:
Lq =
2mVMAX ∆t
⎡ ⎛ n − q⎞ ⎤
⎢0,1 ⎜⎝ n ⎟⎠ I C ⎥
⎣
⎦
.
( 4.8)
Onde q é a posição do indutor na célula MNC (para a célula mais próxima do ponto C,
q=1). Como se sabe, q pode variar de 1 até n-1. Esta segunda equação de projeto é menos
restritiva que a primeira, fornecendo menores valores de indutâncias, porém permitindo um
maior “ripple” de corrente nos dispositivos. Mesmo assim ela pode ser empregada, pois ainda
consiste numa alternativa muito superior ao paralelismo convencional. Deve-se considerar,
entretanto, que os dispositivos mais próximos do nó C da célula poderão experimentar
maiores “spikes” de corrente que os demais.
Como a dispersão ∆t não é um dado disponível em catálogos de chaves
semicondutoras procurou-se avaliar este parâmetro através de ensaios com os componentes
utilizados. Observou-se em laboratório que IGBTs com tFALL na faixa de 500ns (e corrente
nominal de 10A) apresentam uma dispersão máxima em torno de 25ns (o que fica dentro de
uma faixa de 5% quando comparado com o tempo de descida de catálogo). Com relação à
variação de corrente máxima na chave pode-se adotar um valor igual a 10% do seu valor de
pico ideal (ou seja, a corrente da aplicação dividida pelo número de células de comutação).
Nos itens seguintes serão apresentados exemplos de aplicação da técnica MNC de
paralelismo, bem como um detalhamento do uso das equações de projeto (4.7) e (4.8) para os
diferentes tipos de conversores estáticos.
4.4.1. Paralelismo MNC Aplicado aos Conversores CC-CC
Para ilustrar o uso da equação (4.7) pode-se tomar o conversor buck MNC - 3 células.
Admite-se uma tensão de entrada de 240V e uma corrente de saída de 30A. Nesta situação
VMAX é o próprio valor da tensão de entrada e a variação de corrente máxima permitida seria
de 1A [10%(30÷3)]. Assim, a equação (4.7) fornece L=13,2µH, o que é um valor
relativamente pequeno viabilizando, em geral, um projeto de baixo custo. Deve-se lembrar,
todavia, que o volume final dos indutores dependerá da corrente que estes elementos deverão
conduzir em regime permanente.
81
S3
S2
i
S1
i
2
io
1
C
V
D
3
Lo
L1
L2
D
2
D
1
V
o
Ro
Fig. 4.9 - Conversor buck MNC - 3 células.
O exemplo descrito no parágrafo anterior foi simulado no programa Pspice®. Em
resumo, os parâmetros utilizados foram V=240V; Lo=700µH; D=0,8; fS=20kHz;
L1=L2=15µH; Ro=4Ω. Além disso, para verificar a capacidade de amortecimento de picos de
corrente a chave S2 teve seu comando de bloqueio atrasado em 25ns em relação às demais
(operando, portanto, com uma razão cíclica ligeiramente superior à das outras chaves).
Também procurou-se verificar o efeito adicional de uma indutância de desequilíbrio de
300nH no emissor desta mesma chave. A Fig. 4.10 mostra as correntes nos indutores de
equilíbrio em regime permanente, onde se pode constatar o estabelecimento dos níveis
teóricos de corrente. Além disso, pode-se observar que as correntes nos indutores de
equilíbrio sofrem ondulações desprezíveis, apesar das condições adversas consideradas na
simulação.
Fig. 4.10 - Correntes nos indutores do conversor MNC boost - 3 células.
A Fig. 4.11 mostra a distribuição de corrente em todas as chaves (controladas e
passivas) da estrutura simulada. Pode-se perceber que o pico de corrente de todas as chaves
está limitado a cerca de 10A, o que é exatamente um terço da corrente de saída. Isto
82
caracteriza, portanto, uma distribuição de corrente bem equilibrada. É claro que o nível médio
de corrente das chaves ativas é diferente do verificado nas chaves passivas. O equilíbrio neste
sentido só seria possível numa operação com razão cíclica igual a 50%. Conforme já
mencionado no Capítulo 2, pode-se notar que a corrente na célula mais próxima da saída (S1 e
D1) é mais influenciada pela ondulação da corrente de saída. As demais chaves possuem
variação de corrente no estado de condução quase desprezível. Na figura também foram
indicados os picos de corrente amortecidos, que estão dentro do previsto na equação (4.7), ou
seja, menos de 1A. Pode-se notar também que o pico de corrente em S2 vale cerca de duas
vezes o pico observado nos diodos D1 e D3, elementos que conduzem após o corte de suas
chaves companheiras (as complementares S1 e S3).
Sobrecorrentes
grampeadas
Fig. 4.11 - Distribuição de corrente entre as chaves do conversor buck MNC - 3 células.
83
A Fig. 4.12 mostra o que aconteceria com as correntes nas chaves ativas, numa
associação paralela convencional, caso fossem observadas as mesmas imperfeições de
“layout” (indutância de desequilíbrio no emissor de S2) e chaveamento consideradas na
simulação anterior. Nota-se uma evidente ausência de limite de sobrecorrente. Percebe-se
que, ao contrário do observado na associação via célula MNC, a indutância de desequilíbrio
provoca sobrecorrentes adicionais na entrada em condução das chaves S1 e S2. Pode-se
constatar, entretanto, que durante a condução a ondulação da corrente de saída é igualmente
distribuída entre as chaves, o que consiste numa característica positiva da associação paralela
convencional, não presente na célula MNC.
Sobrecorrente
não-amortecida
Efeitos da indutância de
desequilíbrio
Fig. 4.12 - Correntes das chaves ativas no paralelismo convencional.
O conversor buck MNC - 3 células também foi implementado em laboratório
utilizando-se V=240V; Lo=350µH; D=0,9; fs=20kHz; L1=L2=14µH; Ro=10,3Ω, tendo sido
empregados IGBTs HGTP10N50C1 como chaves ativas e diodos MUR830. A corrente média
de saída prevista pela equação (2.7) é, portanto, 21A; enquanto que a potência cc é de cerca
de 4,5 kW. Todas as chaves do conversor (IGBTs e diodos) foram montadas em um único
dissipador de calor e um pequeno ventilador foi usado para resfriar a estrutura em situação de
máxima carga. Não houve preocupação quanto à otimização do “layout” (simetria de ramos),
procedimento adotado para verificar os benefícios do paralelismo MNC. Também não foi
necessário utilizar supressores de tensão (“snubber’s”). O mesmo sinal de gate foi levado a
84
todos os IGBTs, tendo sido gerado conforme mostra a Fig. 4.13. Entretanto, o circuito da
Fig.2.13 também foi testado para este fim, com sucesso.
Vcc
15
10n
10K
0.1u
13
14
5
6
7
11
8
16
9
12
10
1N916
1N916
22R
2.7V
P/ GATES
1N916
3.9K
2K
3525
Fig. 4.13 - Gerador de pulsos.
A Fig. 4.14 mostra as correntes no indutor de saída e indutores de equilíbrio. É fácil
observar o estabelecimento dos níveis teóricos de corrente: 21A, 14A e 7A.
Fig. 4.14 - Níveis de correntes nos indutores (5A/div; 20µs/div).
(De cima para baixo: indutor de saída, indutor L1, indutor L2)
Apesar da ausência de “snubbers”, não foi constatada a presença de sobretensões nas
chaves, conforme ilustra a Fig. 4.15 para a chave S3.
A Fig. 4.16 mostra a corrente observada em todas as chaves, incluindo os diodos. É
possível observar uma distribuição de corrente bastante equilibrada, apresentando um
resultado qualitativamente muito próximo do obtido por simulação (cf. Fig. 4.11).
85
Fig. 4.15 - Tensão e corrente na chave S3 (100V/div, 5A/div, 20µs/div).
(traço superior: tensão na chave; traço inferior: corrente de coletor)
iS1
iS2
iS3
iD1
iD2
iD3
Fig. 4.16 - Distribuição de corrente entre as chaves (5A/div, 20µs/div).
A Fig. 4.17 mostra alguns detalhes do protótipo montado em laboratório, onde pode
ser constatada a diferença de volume entre os indutores de equilíbrio e o indutor de saída.
A aplicação da equação (4.7) é portanto muito direta para o conversor buck e os
demais conversores cc-cc, que foram mostrados para duas células na Fig.2.12 do Capítulo 2.
A Tabela 4.1 mostra as características particulares de cada um destes conversores, sob o
ponto de vista das figuras de mérito relacionadas com a célula MNC.
86
Indutores de Equilíbrio
Indutor de Saída
Gerador de pulsos
Fig. 4.17 - Protótipo de laboratório do conversor MNC buck - 3 células (4,5 kW).
TABELA 4.1
- PARÂMETROS DE PROJETO DOS INDUTORES DE EQUILÍBRIO Conversor
Tensão na Célula
Corrente do nó C
Buck
Tensão de Entrada
Corrente de Saída
Boost
Tensão de Saída
Corrente de Entrada
Buck-Boost
Tensão de Entrada + Tensão de Saída
Corrente no Indutor Interno
Cuk
Tensão no Capacitor Interno
Corrente de Entrada + Corrente de Saída
Sepic
Tensão de Saída +
Tensão no Capacitor Interno
Corrente de Entrada +
Corrente no Indutor Interno
Zeta
Tensão de Entrada +
Tensão no Capacitor Interno
Corrente de Saída +
Corrente no Indutor Interno
Na Tabela 4.1, capacitor interno e indutor interno referem-se aos elementos reativos
que constituem a topologia básica de alguns conversores. Na Fig.2.12 do Capítulo 2 eles
foram indicados por Ca e La, respectivamente. Assim, para encontrar o parâmetro VMAX
necessário à equação (4.7) deve-se calcular o valor de regime da tensão indicada na segunda
coluna da tabela. Da mesma forma, para encontrar o valor pico-a-pico da ondulação de
corrente permitido, ∆i, basta tomar o valor de regime da corrente indicada na terceira coluna
da tabela, dividir pelo número de células utilizado e escolher a porcentagem tolerada.
Neste item ficou comprovado, por simulação e experimentalmente, que a célula MNC
é uma boa alternativa para o paralelismo de células de comutação, sendo capaz de estabelecer
um excelente equilíbrio dinâmico de correntes sem prejudicar o equilíbrio estático. Nos itens
seguintes serão apresentados casos simulados de adaptação da técnica de paralelismo MNC a
diferentes conversores estáticos, e serão empregados modelos resistivos simples e idênticos
87
para as chaves. Entretanto, a capacidade de supressão de picos de corrente deve ficar
implícita, conforme foi exemplificado na Fig. 4.11.
4.4.2. Paralelismo MNC Aplicado aos Inversores de Tensão e
Retificadores de Corrente
O paralelismo MNC também pode ser aplicado aos inversores de tensão ou VSI
(meia-ponte ou ponte completa) e aos retificadores com indutância de filtragem da corrente de
entrada (tipo boost) e carga tipo capacitiva, como mostrado na Fig. 4.18 para as versões
monofásicas de célula única. No retificador da Fig. 4.18b a corrente no indutor de entrada está
no modo de condução contínua e, neste caso, a tensão de saída deve ser superior ao pico da
tensão de entrada (operação boost) [54]. O projeto dos indutores de equilíbrio para estes
conversores deve levar em consideração algumas características particulares. Em primeiro
lugar, deve-se observar a inexistência de um nível fixo de corrente cc. Ou seja, nos dois casos
a corrente que sai do nó C da célula é do tipo alternada. A freqüência desta corrente também é
outro fator particular, sendo mais crítico para o inversor de tensão. Isto ocorre porque existem
sistemas eletrônicos que utilizam este conversor como elo inversor de alta freqüência, o que
exige que a corrente nos indutores de equilíbrio acompanhem variações muito rápidas (di/dt
elevado), situação pouco confortável para os conversores MNC, conforme será discutido mais
tarde nesta seção.
S
1
V
S
Lo
S
3
Carga
C
S
4
Li
S
1
C
C
io
(a)
v
S
2
3
C
S
S
4
2
(b)
Fig. 4.18 - (a) Inversor de tensão (VSI) e (b) Retificador tipo boost (ou retificador de corrente).
Existe uma grande variedade de técnicas de comando viáveis para os conversores da
Fig. 4.18. A técnica básica consiste em disparar alternadamente, dentro de um período da
corrente de saída, as chaves opostas (superior esquerda com inferior direita e vice-versa).
Muito freqüentemente esta técnica envolve a modulação de um sinal senoidal de baixa
freqüência com um sinal de alta freqüência, sendo conhecida como Comando PWM Senoidal
e é muito utilizada para melhoria do conteúdo harmônico da corrente na carga (inversor) e
entrada (retificador). Para o caso particular do inversor da Fig. 4.18a existe outra técnica
88
muito utilizada quando este conversor é aplicado em fontes chaveadas isoladas. Neste caso, a
estratégia de comando prevê sinais de gatilho deslocados no tempo entre os dois braços do
conversor e é denominada de comando “phase-shift” (ou deslocamento de fase). Nesta técnica
as chaves do mesmo braço recebem sinais de comando deslocados de meio período, enquanto
o outro braço tem um deslocamento no tempo que pode variar desde zero a meio período.
Na técnica de paralelismo MNC, os sinais de comando descritos no parágrafo anterior
são usados para disparar as chaves “paralelas” simultaneamente. Com um projeto adequado
dos indutores de grampeamento pode-se obter um bom equilíbrio dinâmico de corrente entre
as chaves, o que assegura a importante vantagem de elevação da potência de saída utilizando
chaves de valor nominal inferior e, conseqüentemente, mais baratas. Por outro lado, pode-se
disparar as chaves com pequenos atrasos a fim de reduzir a taxa de di/dt, fator diretamente
relacionado com a emissão de interferência eletromagnética. O Capítulo 5 mostra detalhes
desta proposta quando aplicada aos conversores cc-cc.
Sob o ponto de vista da natureza da carga do inversor VSI da Fig. 4.18a existem
algumas variações. As cargas mais comuns envolvem desde grandes motores até banco de
baterias. Por outro lado, em aplicações de fontes chaveadas isoladas cc-cc, o inversor é apenas
um meio de ligação entre a entrada e a saída, sendo comum utilizar uma ponte retificadora de
saída, como mostra a Fig. 4.19.
Inversor
Inversor
VSI
L
o
Ld
VSI
Monofásico
R
o
Monofásico
(a)
(b)
Fig. 4.19 - Carga do inversor VSI “full-bridge”.
(a) Transformador - Ponte de Diodos- Carga.
(b) Circuito Equivalente Simplificado visto do Primário (sem capacitor).
Para os conversores da Fig. 4.18 a corrente que chega ou sai do nó C (e que deverá
dividir-se pelas chaves paralelas) varia com uma determinada freqüência, que pode ser igual
ou inferior à freqüência de chaveamento (para inversores sem e com modulação,
respectivamente). Ora, sabe-se que a corrente nos indutores de equilíbrio é, basicamente,
função da corrente de saída e da constante de tempo do conversor MNC (cf. a Tabela 3.2 do
Capítulo 3). Assim, o projeto dos indutores de equilíbrio deve prever uma constante de tempo
89
do conversor MNC muito menor que a taxa de variação desta corrente, visando uma
reprodução fiel da corrente de saída. O caso mais crítico é o dos inversores sem modulação, já
que o período de chaveamento pode ser muito pequeno. Para os conversores com modulação
de alta freqüência (tipo PWM senoidal, por exemplo) a corrente de saída assume uma forma
de onda filtrada de baixa freqüência, facilitando o projeto dos indutores de equilíbrio.
Para os inversores e retificadores de tensão a equação de projeto dos indutores de
equilíbrio é essencialmente a mesma equação (4.7), com a particularidade que IC é a corrente
de pico. Entretanto, deve-se ter em mente que definido o valor de L, a constante de tempo do
conversor multinível estará definitivamente constituída. Tomando como exemplo o conversor
MNC - 2 células e consultando a Tabela 3.2 pode-se localizar a constante de tempo, τ, deste
conversor:
τ=
L
.
2r
( 4.9)
O valor de τ deve, portanto, ser muito menor (por exemplo, 20 vezes inferior) que o
período de variação, T, da corrente de saída de forma a garantir um acompanhamento
“instantâneo” desta forma de onda. Desta maneira, pode-se avaliar para o valor de L
encontrado a máxima freqüência da saída, fS, capaz de viabilizar a operação do conversor
MNC - duas células,
fS =
1
.
20τ
( 4.10)
A título de exemplo pode-se tomar VMAX=120V, ∆i=1A e ∆t=25ns, valores que
levados à equação (4.7) determinam L=6,6µH. Supondo r=80mΩ e introduzindo estes dados
em (4.9) e (4.10) encontra-se fS=1,2kHz. É, portanto, uma freqüência muito baixa para
determinadas aplicações. Uma rápida avaliação dos parâmetros que influenciam as equações
(4.7) a (4.10) revela que a técnica de paralelismo MNC, aplicada a inversores VSI sem
modulação, funciona mais “confortavelmente” com baixos valores da tensão V e altas
correntes de saída (por conseguinte maior ∆i). Por outro lado, para inversores com
modulação, não há limitação quanto à máxima freqüência de chaveamento, já que a corrente
90
de saída é, em geral, de baixa freqüência. No entanto, (4.10) ainda deve ser observada para a
freqüência de saída.
Para ilustrar a dificuldade de se obter equilíbrio de corrente para determinadas
freqüências, simulou-se o inversor “full-bridge” MNC - 2 células da Fig. 4.20. O conversor
opera sem modulação (comando “phase-shift”) alimentando a carga da Fig. 4.19b. Esta é
uma estrutura monofásica típica usada em fontes chaveadas cc-cc isoladas. Este conversor foi
simulado empregando-se V=120V; Ld=20µH; Lo=200µH; Ro=3,75Ω; L=7µH; “phaseshift”=50µs e fS=5kHz.
1
2
V
L1
7
8
io
5
6
L2
Carga
3
4
Células MNC
L=L =L
1
2
Fig. 4.20- Inversor de tensão MNC 2 células.
A Fig. 4.21a mostra as formas de onda básicas, onde se pode perceber que as correntes
nos indutores de equilíbrio não “conseguem” acompanhar a rapidez de variação da corrente
de saída. Isto implica em uma distribuição de corrente insatisfatória entre as chaves, conforme
ilustrado para algumas chaves selecionadas na Fig. 4.21b.
A Fig. 4.22 mostra que a distribuição de corrente é bastante razoável caso a freqüência
de chaveamento caia para 1 kHz, já que todas as correntes estão limitadas em torno da metade
da corrente de pico na carga. O arquivo de simulação (“.cir”) no programa Pspice® foi
incluído no Apêndice A (full2iret.cir).
91
(a)
(b)
Fig. 4.21- Formas de onda selecionadas para o inversor VSI, 2 células (“phase-shift”) com fS=5kHz.
De cima para baixo: (a) tensão na carga; corrente de saída e corrente em L1; b) Correntes em algumas chaves.
(a)
(b)
Fig. 4.22- Formas de Onda Selecionadas para o inversor VSI, 2 células (“phase-shift”) com fS=1kHz.
De cima para baixo: (a) tensão na carga; corrente de saída e em L1; b) Correntes em algumas chaves.
Para confirmar a afirmativa sobre a boa adaptação da técnica de paralelismo MNC aos
conversores com modulação, um exemplo com modulação PWM senoidal foi simulado no
Pspice®. Utilizou-se um inversor MNC VSI - 2 células e carga tipo motor de indução (Ro, Lo)
. Os parâmetros de simulação são: V=170V; L1=L2=7µH; Lo=10mH, Ro=0,5Ω; Μ=0,6 (índice
de modulação); fSW=1,25kHz e freqüência de saída, fo=60Hz. A Fig. 4.23 mostra as formas de
onda simuladas dos principais pontos do circuito, enquanto as figuras Fig. 4.24 e Fig. 4.25
92
apresentam as correntes em regime permanente nas chaves (ativas e passivas). É fácil
perceber uma excelente distribuição de corrente entre os dispositivos, com todas as correntes
limitadas em torno da metade do valor de pico da corrente de saída. Vale lembrar que, na
eventualidade de divergências na entrada em condução e bloqueio, assimetria de layout ou
imperfeições no comando, a célula MNC seria capaz de suprimir os picos de corrente em
virtude de sua característica de grampeamento. O arquivo de simulação (“.cir”) no programa
Pspice® foi incluído no Apêndice A (full2ipwm.cir).
Fig. 4.23- Formas de Onda Selecionadas para o inversor VSI, 2 células (modulação PWM senoidal).
(De cima para baixo: tensão na carga; corrente de saída; corrente em L1 e corrente em L2).
Fig. 4.24 - Correntes nas chaves ativas do inversor MNC - 2 células (modul. PWM senoidal).
93
Fig. 4.25 - Correntes nos diodos do inversor MNC - 2 células (modul. PWM senoidal).
O retificador da Fig. 4.18b pode ser empregado utilizando-se o mesmo comando
PWM senoidal considerado no exemplo de simulação das figuras Fig. 4.23 a Fig. 4.25. Esta
aplicação foi proposta recentemente como uma alternativa interessante de retificação com
fator de potência unitário, utilizando apenas duas chaves controladas (estrutura semicontrolada) [52]. É claro que como um sistema reversível de acionamento de motores o
inversor da Fig. 4.18a pode operar também como retificação, tendo a indutância do motor (ou
uma adicional de filtragem) funcionando como elemento de condução contínua de corrente.
Nestas condições a estrutura opera como elevadora de tensão sendo possível demonstrar que a
tensão de saída deve, necessariamente, ser maior que o pico da senóide de entrada. Daí a
justificativa de se denominar a topologia como retificador tipo boost.
Acrescentando, pois, a cada braço do circuito da Fig. 4.18b outro idêntico, associado
pela técnica MNC, obtém-se o retificador boost MNC - 2 células, que consiste na versão duas
células da mesma estrutura já apresentada na Fig.2.17 no Capítulo 2. O circuito assim gerado
foi simulado para V=311V; Li=10mH; M=0,87; f=ω/2π=60Hz; fS=2,4kHz; δ=26,5o (ângulo
de transferência de potência); P=6,4kW e Vo=400V. Para estes dados o pico da corrente de
entrada é cerca de 42A (e cada chave deverá ter um pico inferior a 21A). O projeto dos
indutores de equilíbrio baseou-se na equação (4.7) com VMAX=400V, ∆t=25ns e ∆I=2A, o que
94
fornece L=11µH. Foram utilizados indutores com L1=L2=12µH. Os resultados são mostrados
nas figuras Fig. 4.26 e Fig. 4.27.
(a)
(b)
Fig. 4.26 - Formas de onda simuladas para o retificador boost MNC - 2 células.
(a) Traço superior: tensão de saída; Traço inferior: tensão de entrada/corrente de entrada.
(b) Traço superior: tensão na entrada da ponte; Traço inferior: corrente de entrada/correntes de equilíbrio.
(a)
(b)
Fig. 4.27 - Correntes simuladas para o retificador boost MNC - 2 células.
(a) Correntes em algumas chaves; (b) correntes em alguns diodos.
95
Conforme se constata da Fig. 4.27 a distribuição de corrente entre as chaves é muito
bem equilibrada, o que permite a escolha de componentes com metade do valor nominal de
corrente em comparação com a versão convencional de uma célula. Esta é, portanto, outra
aplicação que confirma a adequação da técnica de paralelismo MNC para estruturas com
modulação combinada ao comando das chaves. Neste caso não há limite para a freqüência de
chaveamento, desde que a ondulação de corrente esteja contida dentro de uma faixa adequada.
4.4.3. Paralelismo MNC de Inversores de Corrente e
Retificadores de Tensão
O paralelismo MNC aplica-se também a estruturas com tensão alternada na
célula e corrente tipo cc no nó C, ou seja inversores CSI e retificadores de corrente. Neste
caso incluem-se as estruturas clássicas, até hoje muito empregadas em Eletrônica de Potência,
mostradas na Fig. 4.28 em versões monofásicas de célula única. Inversores de corrente têm
sido utilizados em acionamento de motores ca (síncronos ou assíncronos) ou como circuitos
osciladores (e.g., aquecimento indutivo). Já os retificadores podem ser aplicados em
acionamento de motores cc, retificação de linhas ca, elo cc de linhas de transmissão HVDC,
etc.
Deve-se lembrar que os componentes complementares da célula são representados
lado a lado, conforme indicado na Fig. 4.28. Numa conexão MNC as chaves associadas
devem ser interligadas por indutores, como mostra a Fig.2.18 ou Fig.2.19 (e ainda a Fig.2.22).
Pode-se constatar que no ponto C da célula, como sempre, existe uma fonte ou filtro de
corrente “firme” (com baixa ondulação). Mas os pontos T1 e T2 não estão ligados a uma fonte
de tensão cc. Os tiristores (SCRs, GTOs, etc.) são os componentes mais utilizados nestas
estruturas e foram envolvidos por um círculo para representação da capacidade de corte
forçado, algumas vezes exigida nas aplicações.
Fonte de
Corrente cc
Chaves
Complementares
C
C
I
I
vca
T1
T2
T1
T2
Carga
Carga
C
(a)
C
(b)
Fig. 4.28 - (a) Inversor de corrente (CSI) e (b) Retificador de tensão.
96
Conforme mencionado no Capítulo 2 estes conversores podem se beneficiar de uma
operação multinível em corrente através de atrasos nos comandos das chaves “paralelas” da
célula MNC. Este assunto será melhor abordado no Capítulo 6. Mas mesmo numa operação
com paralelismo MNC (sem atrasos) ainda existe a vantagem da divisão de corrente entre
chaves paralelas, que poderiam ser dimensionadas em frações da corrente nominal original,
conforme o número de células empregado. O projeto dos indutores de equilíbrio, nesta
situação, deve considerar que a tensão da célula não é cc. Assim, é preciso calcular o valor
máximo ou da tensão na entrada em condução ou da tensão no desligamento das chaves
paralelas, aquela que representar o maior valor de tensão sobre os indutores de equilíbrio.
Admitindo que, tanto para o retificador quanto para o inversor, a tensão nos pontos T1 e T2 é
aproximadamente senoidal, e que o ponto de maior tensão está associado ao ângulo α, podese escrever:
VMAX = 2 Vsen(α)
( 4.11)
Onde V é a tensão eficaz da senóide em questão. Pode-se considerar ainda uma
simplificação e fazer α=90o na equação (4.11), o que dará sempre o maior valor de tensão
(pior caso). Neste caso os indutores de equilíbrio estarão sobredimensionados. Os demais
parâmetros necessários ao cálculo dos indutores de equilíbrio pela equação (4.7) ou (4.8)
seguem a recomendação convencional.
A Fig. 4.29 mostra os resultados simulados de um inversor CSI MNC-2 células
(mesmo circuito da Fig. 2.19 do Capítulo 2), onde adotou-se I=100A, Lp=LN=150µH, e carga
R//C → 3Ω/700µF. As chaves foram disparadas numa seqüência que determinou três níveis
de corrente na carga: +I, 0 e -I. Como pode ser visto na Fig. 4.29b a distribuição de corrente
entre as chaves é perfeita. O arquivo de descrição de circuitos (.cir) do programa Pspice® é
apresentado no Apêndice A (csi_paral.cir). No Capítulo 6 estas estruturas serão estudadas
mais apropriadamente, considerando a possibilidade de múltiplos níveis de corrente na carga,
estratégias de chaveamento e limitações práticas.
A Tabela 4.2 apresenta um sumário sobre os principais parâmetros necessários ao
cálculo dos indutores de equilíbrio para os retificadores e inversores excluindo, portanto, os
conversores cc-cc que já foram considerados na Tabela 4.1.
97
(a)
(b)
Fig. 4.29 - Simulação do inversor CSI MNC-2 células.
(a) De cima para baixo: correntes nos indutores de equilíbrio; tensão na carga e corrente na carga.
(b) Correntes em algumas chaves.
TABELA 4.2
- ORIENTAÇÕES PARA O PROJETO DO INDUTOR DE EQUILÍBRIO -
Conversor
Tensão VMAX
Corrente para
cálculo de ∆i
Tensão de Saída
Corrente de pico de
entrada
2. Inversor de Tensão
(não-modulado)
Tensão de Entrada
Corrente de pico de
saída
freqüência de chaveamento
limitada pela eq. (4.10)
3. Inversor de Tensão
(modulado)
Tensão de Entrada
Corrente de pico de
saída
• Não há limite para a
freqüência de
chaveamento;
1. Retificador Boost
Observação
• Freqüência de saída
limitada pela eq. (4.10)
4. Retificador Buck
5. Inversor de Corrente
o
Tensão de entrada
para ωt=α
Corrente de saída
Projeto simplificado: α=90
Tensão de saída para
ωt=α
Corrente de entrada
Projeto simplificado: α=90
o
É claro que o projeto de um conversor MNC não se resume, exclusivamente, ao
projeto dos indutores de equilíbrio. Envolve também o projeto de filtros, dimensionamento
98
das chaves, proteções, etc. Entretanto, estes pontos são bem estabelecidos no domínio da
Eletrônica de Potência, não havendo necessidade de repeti-los aqui. Deve-se, no entanto,
ressaltar que a escolha das chaves de potência, para um determinado conversor MNC, pode
ser orientada estritamente pela corrente prevista em cada célula (iC/n). Isto ocorre porque, no
estado de condução, todas as chaves conduzem “quase rigorosamente” a mesma corrente,
notadamente isenta de picos repetitivos (ao contrário do paralelismo convencional). Assim,
não há qualquer exigência de um sobredimensionamento das chaves para proteção contra
sobrecorrentes (ou “spikes” de corrente).
Deve-se mencionar, ainda, que o valor do filtro de corrente do nó C da célula irá
influenciar também as correntes nas chaves. De fato, conforme já mencionado, a corrente da
primeira célula é mais influenciada pela ondulação da corrente do indutor de filtragem.
Assim, quanto menor for esta ondulação mais homogênea será a distribuição estática de
corrente. Por outro lado, isto exigirá uma maior indutância de filtragem e, conseqüentemente
maior volume e peso da estrutura final. Recomenda-se, portanto, bom senso na escolha deste
elemento, que deverá ser pautada nas exigências básicas do equipamento a ser implementado
(tais como, necessidade ou não de compactação, peso, equilíbrio rigoroso de correntes, etc.).
4.5.
Técnicas Alternativas de Paralelismo de Células de Comutação
A Fig.1.18 do Capítulo 1 mostrou um método de paralelismo de conversores com
arquitetura celular através da inclusão de indutores conectados à carga. Neste caso os
indutores fazem parte de cada célula conversora e auxiliam na distribuição da energia
fornecida à carga por cada conversor individual. Não é difícil imaginar a adaptação da mesma
idéia ao paralelismo de células de comutação, conforme ilustra a Fig. 4.30. Nesta estrutura “n
células são associadas por n indutores de equilíbrio”, recebendo por isso aqui a denominação
de estrutura NCNI. Basicamente, haverá distribuição equilibrada de corrente desde que as
chaves possuam a mesma razão cíclica e os indutores operem no modo de condução contínua
de corrente, condições também exigidas para a célula MNC.
99
T1
S2
S3
io
n
S1
....
L1
L2
io
n
Ln
T2
C
io
io
n
Fig. 4.30 - Célula genérica de paralelismo NCNI.
Aparentemente proposta para o paralelismo de inversores[36], esta técnica tem sido
empregada em diversos trabalhos e com diversos propósitos [29], [52], [53]; mas só muito
recentemente recebeu uma abordagem de generalização para paralelismo de células de
comutação [55]. Essa referência, entretanto, sugeriu a necessidade de uma impedância de
entrada (em série com os nós de tensão T1 e T2) a fim de promover o equilíbrio natural de
correntes. Esta exigência, entretanto, não foi confirmada no presente estudo, conforme
revelam os resultados que seguem.
Assim, empregando o mesmo sinal de comando para todas as chaves da estrutura, é
possível obter o equilíbrio natural de correntes sem qualquer artifício adicional. Esta
afirmativa pode ser comprovada tomando-se como exemplo o conversor buck NCNI -3
células, mostrado na Fig. 4.31. Este conversor foi simulado adotando-se V=250V; fS=20kHz;
D=0,6; Lo=700µH; L1=L2=L3=12,5µH; R=5Ω (Io=30A) e ∆t=50ns (atraso intencional no
comando das chaves, para teste de paralelismo). A corrente média prevista nos indutores de
equilíbrio vale um terço da corrente de saída, ou seja 10A, que por conseguinte também será,
aproximadamente, o valor máximo de corrente nas chaves. Para limitar picos adicionais de
corrente em ∆i=1A o dimensionamento dos indutores foi realizado empregando a mesma
equação (4.7), usada para as estruturas MNC. Porém empregou-se metade do valor
recomendado já que o comando é convencional (a chave intermediária não conduz sozinha).A
Fig. 4.32 mostra as formas de onda de corrente nos indutores de equilíbrio e chaves ativas,
começando no estado transitório até atingir a condição de regime permanente. O arquivo de
simulação no programa Pspice® (“.cir”) é incluído no Apêndice A (b3incni.cir).
100
i1
S3
S2
L1
S1
i2
L2
L3
V
D
D
3
2
D
io
Lo
i3
Vo
Ro
1
Fig. 4.31 - Conversor buck NCNI - 3 células.
(a)
(b)
Fig. 4.32 - Equilíbrio natural de corrente no conversor buck NCNI - 3 células.
(a) Corrente nos indutores de equilíbrio; (b) corrente nas chaves.
Como pode ser observado da Fig. 4.32b esta estrutura também possui a capacidade de
grampeamento verificada na célula MNC. É capaz, portanto, de amortecer picos de corrente
provocados por dispersão nos parâmetros das chaves, imperfeição de comando ou “layout”.
Uma sobrecorrente adicional surgiu nas chaves S2 e S3, estando dentro dos limites de ∆i=1A,
admitido em projeto.
Apesar de os indutores conduzirem o mesmo nível de corrente, uma operação
multinível é também viável neste caso, já que por meio de comando adequado das chaves é
possível conectar a fonte de tensão aos indutores de equilíbrio em qualquer combinação
(apenas um indutor: Io/n, dois: 2Io/n, três: 3Io/n, etc.). Este fato é confirmado pela simulação
101
mostrada na Fig. 4.33 para o mesmo caso anterior, porém com Lo=L1=L2=L3=1,25mH e
∆t=5µs.
Fig. 4.33 - Corrente de entrada para o conversor buck NCNI - 3 células/4 níveis.
Como pode ser inferido dos exemplos apresentados, a estrutura NCNI possui muitos
recursos constituindo uma alternativa muito atraente para a implementação de conversores
multiníveis em corrente e paralelismo de células de comutação. Entre suas vantagens
incluem-se a simetria da estrutura, o que implica em mesma forma de onda de corrente nas
chaves e mesmo nível de corrente nos indutores de equilíbrio. Por outro lado, os indutores de
equilíbrio são submetidos a uma ondulação relativa maior que a correspondente na célula
MNC. Esta afirmativa pode ser comprovada pelas formas de onda simuladas da Fig. 4.34,
onde são mostradas as correntes no indutor L3 da alternativa NCNI e L2 da MNC, tendo sido
empregados o mesmo conjunto de parâmetros num conversor buck - 3 células. Como pode ser
visto nesta figura, a ondulação nos indutores NCNI é cerca de duas vezes e meia a
correspondente MNC. Isto, sem dúvida, trará implicações práticas de dimensionamento
revelando-se tanto pior quanto maior for a ondulação da corrente na saída.
Diante destas considerações torna-se interessante reunir as informações básicas a
respeito das duas estruturas, para efeito comparativo. Conforme mencionado, o projeto dos
indutores de equilíbrio é feito usando a mesma equação (4.7) para a célula MNC, o que
implica que todos os indutores da estrutura terão o mesmo valor dos indutores da estrutura
MNC (porém com níveis distintos de corrente média). Esta informação viabiliza uma
comparação da energia armazenada (que dá uma idéia de volume) nos indutores para as duas
estruturas, o que é sumariado na Tabela 4.3 para até 5 células em paralelo . Nesta tabela L é o
valor de todos os indutores, enquanto I é o valor médio da corrente que sai (ou entra) no nó C.
102
NCNI
MNC
Fig. 4.34 - Comparação da ondulação de corrente nos indutores de equilíbrio.
TABELA 4.3 - ENERGIA IDEAL DOS INDUTORES DE EQUILÍBRIO -
No de
células
Estrutura NCNI
No de
Indutores,
N1
2
2
3
3
4
4
5
5
Estrutura MNC
N
N
1
ε1
ε2
Energia *
Total, ε1
No de
Indutores,
N2
Energia *
Total, ε2
2
L I2
8
1
L I2
8
2,00
2,00
3
L I2
18
2
L I2
18
1,50
0,60
4
L I2
32
3
14
L I2
32
1,33
0,29
5
L I2
50
4
30
L I2
50
1,25
0,17
5
2
*O cálculo da energia não levou em consideração a ondulação de corrente
Das informações presentes na Tabela 4.3 percebe-se que a célula MNC sempre exigirá
um elemento indutivo a menos, em comparação com a estrutura NCNI. Entretanto, como o
cálculo da energia varia com o quadrado da corrente de saída (ou entrada dependendo do
conversor) a vantagem do número de componentes rapidamente deixa de existir em função do
volume ocupado pelos indutores. Deve-se lembrar, no entanto, que o cálculo destes
parâmetros admitiu corrente cc nos indutores, não levando em consideração a maior
ondulação nos indutores da técnica NCNI. Se isto for computado as energias totais para n=3
103
são muito próximas, favorecendo portanto a estrutura MNC. Somente então para n≥4 a
alternativa NCNI passa a ter vantagens sob o ponto de vista da energia nos indutores. Por
outro lado, o volume real ocupado por um indutor será função do núcleo utilizado, material do
fio, tamanho do carretel e disponibilidade comercial de componentes. Assim ocorre que, não
raro, diferentes indutores (sob o ponto de vista da indutância e corrente armazenada) são
constituídos utilizando o mesmo formato núcleo/carretel, ocupando assim um volume final
muito próximo. Também deve-se considerar que conversores utilizando a técnica NCNI terão
sempre um elemento a mais, o que determina inúmeras implicações de montagem em escala,
confiabilidade, etc. De qualquer forma, a questão da energia não é a única que define as
vantagens/desvantagens de uma estrutura em relação à outra. A Tabela 4.4 reúne outras
importantes informações pertinentes às duas técnicas em questão.
TABELA 4.4 - COMPARAÇÃO DA TÉCNICA NCNI E MNC PARA PARALELISMO Técnica
NCNI
MNC
no de
células
n
n
no de
indutores de
equilíbrio
n
n-1
Ondulação
nos Indutores
dependente da
ondulação
na corrente de
saída
desprezível
para efeito de
perdas
Ondulação
nas chaves
Constantes
de
tempo
Multinível
nos
Indutores
dependente da
ondulação
na corrente de
saída
A mesma
para todas os
indutores e
chaves, não
depende de n
Não
S1: fortemente
influenciada
pela saída;
Depende do
número de
células e varia
com o
elemento
Sim
Demais
chaves:
desprezível
As conclusões e discussões expressas nesta seção, até aqui, reúnem um material
bastante útil para que um projetista possa tomar decisões e dimensionar componentes
relativos ao tipo de técnica de paralelismo que deseja adotar. Porém, pela observação
topológica das duas estruturas, pode-se questionar sobre o número mínimo necessário de
indutores de equilíbrio capaz de viabilizar o paralelismo equilibrado de células de comutação.
De fato, o emprego de n-1 indutores na estrutura MNC parece indicar que existe uma
redundância de elementos na estrutura original NCNI. Baseado nesta hipótese, pode-se propor
uma variante da topologia NCNI curto-circuitando um dos elementos de equilíbrio, como
mostrado na Fig. 4.35.
104
T1
S3
S2
io
n
S1
....
L1
io
n
C
io
L n-1
T2
io
n
Fig. 4.35 - Variante reduzida da célula NCNI.
Um fato teórico que faz acreditar que a hipótese seja verdadeira é o de que a corrente,
no ramo em que se curto-circuitou a indutância, está completamente definida já que todas as
correntes que concorrem ao nó C são conhecidas. De fato, também externamente ao nó C
existe uma fonte de corrente “firme”, normalmente realizada por um laço indutivo, filtro de
corrente, etc. Deve-se observar ainda que, devido à simetria original da estrutura, a posição do
curto-circuito parece ser indiferente. Em outras palavras, o nó comum poderá estar ligado
diretamente a qualquer célula individual do conversor.
Para verificar o comportamento de uma tal estrutura pode-se adaptá-la ao conversor
buck, por exemplo, e simulá-la no Pspice®. Isto é feito utilizando o mesmo conversor da
Fig. 4.31, cujas formas de onda principais são mostradas na Fig. 4.36. O arquivo “.cir”
encontra-se no Apêndice A (b3ivar01.cir).
Para a simulação da Fig. 4.36 foram adotados os mesmo valores de parâmetros e
atrasos de comando, porém empregando maiores indutores que os adotados para a simulação
da Fig. 4.32: L1=L2=25µH e Lo=2mH, de forma a compensar a ausência de um elemento
indutivo. O curto circuito foi simulado por uma resistência de baixo valor: r1=1mΩ. Como se
pode perceber destas formas de onda, o circuito também atinge a estabilidade e a distribuição
dinâmica e estática de correntes, sendo o resultado final qualitativamente muito próximo do
alcançado na Fig. 4.32. É fácil concluir também sobre a necessidade de se elevar os valores
das indutâncias para compensar a redução de elementos reativos na estrutura. Porém, as
correntes nos ramos de equilíbrio continuam assumindo um mesmo valor médio de regime,
igual ao valor da corrente de saída dividido pelo número de chaves (neste caso 30A÷3=10A).
Assim, a técnica ganha com a redução de um elemento, sem implicar em elevação
considerável do volume ocupado pelos indutores. Isto ocorre porque aumentar L não tem o
mesmo efeito que aumentar a corrente, cuja relação é quadrática no cálculo da energia ou
volume.
105
Fig. 4.36 - Formas de onda da estrutura variante.
Desta forma fica comprovada a existência de uma nova técnica, variante da técnica
NCNI, que também exige n-1 indutores de equilíbrio (e, portanto, não é mais NCNI) para
promover o paralelismo. Deve-se observar, entretanto, que a estrutura perde a condição de
simetria e exige elementos de filtragem maiores.
Parece, assim, que a técnica MNC ficaria condenada ao esquecimento, em função de
seu maior volume exigido para os indutores de equilíbrio. Porém, o fato constatado na
variante da célula NCNI, de que a posição do nó C pode ser modificada em relação às células
individuais, também merece ser investigado para a técnica MNC. Um exemplo aplicado ao
conversor buck MNC-4 células é mostrado na Fig. 4.37. A estrutura foi simulada no programa
Pspice® e os resultados são mostrados na Fig. 4.38.
S4
S3
50A
S2
S1
50A
100A
i o 200A
C
L2
L3
250V
D
4
D
3
Lo
L1
D
2
D
1
Fig. 4.37 - Variante da célula MNC.
V
o
Ro
106
Fig. 4.38 - Formas de onda do conversor buck MNC-4 células com nó comum livre.
(a) corrente nos indutores; (b) corrente nas chaves.
Como pode ser visto dos resultados de simulação a distribuição de corrente
equilibrada é totalmente alcançada, agora com os indutores intermediários sendo melhor
aproveitados. Ou seja, não há mais a distribuição original onde ocorreria: 150A, 100A e 50A
nos indutores de equilíbrio. Ao contrário, apenas um deles se carrega com 100A e os demais
com 50A (o mesmo nível que se verificaria na estrutura NCNI). Em termos de energia ocorre
uma redução de cerca de 60%.
Dentro desta concepção, para uma estrutura MNC-3 células seria possível operar com
os indutores de equilíbrio com 1/3 da corrente do nó C, o que determina uma energia total
muito menor comparada com a composição original, quando um dos indutores se carregava
com 2/3 da corrente do nó C. Assim a terceira linha da Tabela 4.3 deve ser recalculada
ficando com: 2,0; 1,5; 0,67 e 0,5, o que sem dúvida, mostra uma melhora de desempenho da
célula MNC.
Uma comparação com a variante da estrutura NCNI também poderia ser feita. Porém
seria necessário antes entender os mecanismos de supressão de picos de corrente para
encontrar os valores de L que correspondam aos valores nas demais configurações. Este
assunto é proposto como tema de investigação no futuro.
107
Baseado nas informações desta seção restará ao projetista definir qual a melhor
técnica a ser utilizada para a aplicação pretendida. Pode-se concluir, de uma forma geral, que
as duas alternativas de paralelismo aqui consideradas, bem como suas variantes, possuem
cada qual seus atrativos individuais. Deve ser lembrado ainda que, tratada da forma como foi
apresentada nesta seção, a técnica NCNI passa a ser viável em uma gama muito mais extensa
de aplicações, e sob uma ótica ainda não vislumbrada na literatura técnica atual.
4.6.
Considerações Sobre a Dinâmica do Equilíbrio de Correntes
Pode-se concluir, em resumo, que tanto a célula MNC quanto a célula NCNI
constituem excelentes alternativas ao paralelismo convencional de células de comutação. Pelo
uso de uma destas duas técnicas obtém-se virtualmente o mesmo equilíbrio estático de
corrente entre as chaves comparado à técnica convencional, com a vantagem adicional de
excelente supressão de sobrecorrentes em função de imperfeições no chaveamento, layout,
etc. Deve-se ressaltar que o desempenho das técnicas propostas não exige qualquer ação de
controle para estabelecimento do equilíbrio de corrente nas chaves. De fato, esta é uma
exigência básica para que as alternativas permaneçam atraentes e simples.
Entretanto, na prática, um determinado conversor sofre uma série de perturbações,
seja na razão cíclica das chaves (para controle das exigências de tensão e corrente do
conversor), seja na carga, seja na alimentação, etc. Por outro lado, conforme mostrado no
capítulo anterior (cf. Tabela 3.2), existem constantes de tempo associadas ao conversor MNC
que poderiam prejudicar o equilíbrio dinâmico de corrente nas chaves na presença destas
perturbações. Espera-se contudo que, caso sejam obedecidas as recomendações de projeto
dos indutores, as constantes de tempo mencionadas serão muito inferiores à constante de
tempo da corrente no nó C, garantindo assim um bom desempenho dinâmico do conversor
MNC (ou NCNI) como técnica de paralelismo.
Das perturbações em um sistema prático, mencionadas no parágrafo anterior, talvez as
mais comuns sejam as relacionadas com variações na razão cíclica e na carga (ou da corrente
no nó C). De fato, as perturbações na tensão de entrada são menos acentuadas à exceção da
partida (ou início de funcionamento) do conversor. Entretanto, este evento é normalmente
controlado por um sistema de partida progressiva e o conversor não sofre os efeitos de
sobrecorrentes transitórias (também conhecido como “inrush”).
108
A Fig. 4.39 mostra as formas de onda simuladas para um transitório de 100% na carga
de um conversor buck MNC-2 células. O arquivo de descrição do circuito (.cir) no programa
Pspice® é apresentado no apêndice A (b2iloadstep.cir). Nesta simulação, a corrente de saída
passa de cerca de 50A para 100A, a tensão de saída é de cerca de 120V (exceto durante o
transitório) e a potência da carga cresce de 6kW para 12kW. Os demais parâmetros são:
V=240V; D=0,5; r=75mΩ; L1=15µH; Lo=700µΗ; Co=200µH (filtro em paralelo com o
resistor de carga) e o transitório é aplicado em t=2ms. Empregou-se uma indutância de
equilíbrio cerca de 5 vezes superior à sugerida por (4.7), para verificar o efeito de uma maior
constante de tempo do conversor. Entretanto, nenhum desequilíbrio de corrente entre as
chaves foi observado, conforme se conclui da letra (b) da figura, onde se percebe que tanto
antes quanto depois do transitório as correntes de condução das chaves não superam a metade
da corrente de saída.
(a)
(b)
Fig. 4.39 - Transitório na carga de um conversor buck MNC- 2 células.
(a) De cima para baixo: tensão de saída, corrente no indutor de saída e corrente no indutor de equilíbrio.
(b) De cima para baixo: corrente na chave S1, corrente na chave S2.
109
4.7.
Conclusões
Neste capítulo foram apresentadas as características da célula MNC enquanto proposta
alternativa ao paralelismo de células de comutação. Através de ensaios de laboratório,
verificou-se a superioridade, sob o ponto de vista dinâmico, da técnica MNC comparada com
o método convencional de paralelismo. Apesar de as chaves não apresentarem rigorosamente
a mesma forma de onda (fato presente no paralelismo convencional), o equilíbrio estático de
corrente é muito próximo do alcançado com a técnica convencional. Resultados simulados e
experimentais confirmaram estas propriedades para os conversores cc-cc, inversores e
retificadores baseados na célula MNC.
A célula MNC também foi comparada com a célula NCNI, que é uma técnica antiga
mas pouco explorada na literatura técnica. Variantes da estrutura MNC e NCNI também
foram propostas. Concluiu-se que tanto as células originais quanto as variantes apresentam as
mesmas propriedades de equilíbrio dinâmico de corrente, sem prejudicar o equilíbrio estático.
110
Capítulo
O
5. Conversores CC-CC Multiníveis em Corrente
capítulo anterior apresentou a célula MNC como uma alternativa ao
paralelismo convencional de células de comutação. Nesta situação as
chaves ativas são disparadas com o mesmo sinal de comando, ou seja,
nenhum atraso intencional existe entre os pulsos de disparo. Desta forma,
os níveis intermediários de corrente existentes nos indutores de equilíbrio não são transferidos
a nenhum outro ponto da estrutura.
Neste capítulo serão exploradas as características, vantagens e limitações da operação
de conversores cc-cc operando com múltiplos níveis de corrente (que não os tradicionais
zero/um do conversor cc-cc dois níveis convencional). Parte dos resultados aqui apresentados
foram publicados em [56].
Conforme discutido no Capítulo 2, a corrente da fonte de tensão (ou ramo capacitivo)
da célula MNC pode assumir os níveis intermediários de corrente desde que existam atrasos
nos comandos das chaves, conforme ilustra a Fig. 5.1. Nesta figura q assume os valores
1,2,…(n-1), onde n é o número de células associadas. Assim, estes níveis de corrente, além do
nível de corrente no ponto C da célula, podem estar presentes na corrente que “circula” pelos
terminais A e P.
A
iv
iv
t
P
ic
Célula MNC
(operando com "atrasos")
Níveis:
(n-q)I c
n
I
C
c
t
ic
Fig. 5.1 - Multiníveis de corrente nos conversores cc-cc (diagrama simplificado).
111
5.1.
Conteúdo Harmônico e Interferência Eletromagnética
Os conversores cc-cc são estruturas que possuem diversas aplicações em Eletrônica de
Potência, seja para uso industrial ou doméstico. Fontes de energia (para Telecomunicações,
computadores, satélites e naves espaciais, etc.), sistemas de carga de baterias, banhos
eletroquímicos, acionamentos de motor cc em velocidade variável, etc., são alguns dos
exemplos clássicos e ainda atuais.
Os conversores cc-cc não-isolados convencionais (cf. Fig.3.2) apresentam,
invariavelmente, a forma de onda simplificada de corrente mostrada na Fig. 5.2, relativa aos
terminais A e P.
i
v
DT
I
-T
0
c
t
T
Fig. 5.2 - Corrente convencional dois níveis nos terminais A e P de um conversor cc-cc.
Como pode ser visto, esta forma de onda apresenta simetria par [f(t)=f(-t)] e, portanto,
apenas possui termos em cosseno da série de Fourier:
∞
2 . sen( h Dπ ) . .
Ic cos( h ω t )
π
h
i( t ) D. Ic
h= 1
( 5.1)
Onde ω = 2 πf s e fS=1/T. A Fig. 5.3 mostra o espectro harmônico da forma de onda
ideal da Fig. 5.2, obtido com auxílio do programa Probe/Pspice® utilizando um conversor
buck ideal. Para obtê-lo adotou-se IC=30A; fS=50kHz e D=0,5 ou D=0,6, para as letras a e b,
respectivamente. Deve-se considerar que este espectro é totalmente dependente da razão
cíclica, D, podendo apresentar ou não determinadas componentes harmônicas. Pode-se
observar que estas representações estão em conformidade com a equação (5.1). De fato, o
espectro apresenta uma componente cc não-nula, uma forte componente na freqüência de
chaveamento e ainda, múltiplos (pares ou ímpares) desta.
112
D=0,5
(a)
D=0,6
(b)
Fig. 5.3 - Espectro harmônico da corrente da Fig. 5.2 para (a) D=0,5 e (b) D=0,6.
Fica evidente que a forma de onda da Fig. 5.2 consiste numa fonte potencial de
poluição harmônica, sendo capaz de produzir freqüências muito altas ou rádio freqüências RF. Estes sinais podem ocasionar sérios efeitos eletromagnéticos, em especial nas imediações
de localização do equipamento eletrônico “infrator”. Isto ocorre porque os fios, cabos,
terminais e gabinetes que conduzem ou estão relacionados às rápidas mudanças de tensão ou
corrente (dv/dt ou di/dt) agem como antenas, podendo gerar interferência por condução ou
irradiação em outros equipamentos. O fato de os equipamentos estarem normalmente contidos
em gabinetes metálicos já proporciona uma redução das emissões. Mas não raro, a fonte, a
carga ou fios de sinal de comando são externos ao circuito de potência, configurando
novamente o problema da irradiação. Nem sempre todo o espectro gerado é prejudicial, mas
tão somente determinadas freqüências, que são proibitivas ou fortemente danosas para as
telecomunicações (ou que interfiram na operação de outros equipamentos).
Os engenheiros denominam o fenômeno descrito no parágrafo anterior de interferência
eletromagnética (EMI) e propõem uma série de legislações (“standards” ou normas) limitando
sua intensidade nos equipamentos que a produzem. Por outro lado, a habilidade de os
113
equipamentos eletrônicos (que geram ou são suscetíveis à rádio interferência -RFI) operarem
de forma “harmoniosa” é definida como compatibilidade eletromagnética (EMC).
Dentre os organismos que sugerem normas eletroeletrônicas pode-se citar a FCC
(Federal Communications Commission) e o IEEE (The Institue of Electrical and Electronics
Engineers) nos EUA, a VDE (Verband Deutscher Electrotechniker) na Alemanha e a IEC
(International Electrotechnical Comission) nos países do Mercado Comum Europeu
(“European Economic Community” - EEC), cujas normas também são adotadas em várias
partes do mundo. Algumas das normas editadas por estes organismos são equivalentes ou
similares, mas é muito comum as empresas fabricantes de produtos eletro-eletrônicos de todo
o mundo procurarem obedecer às normas mais restritivas. Desta forma seus equipamentos
terão assegurado o direito de serem exportados e comercializados em diversos países.
A IEC é uma instituição internacional sediada em Genebra, na Suíça, que propõe e
distribui padrões de funcionamento de produtos eletroeletrônicos e componentes. Suas
recomendações incluem funções de segurança e desempenho. É muito referenciada a norma
IEC 555-2 que determina limites nos conteúdos harmônicos da corrente elétrica de
equipamentos monofásicos conectados às redes de alimentação em 50 ou 60 Hz, 220-240V
até 3,5kW. O CISPR (Comite International Special des Perturbations Radioelectriques),
também sediado em Genebra, é um comitê especial patrocinado pela IEC que atua em
assuntos sobre RFI e EMI.
A norma CISPR 22 estabelece limites de RFI e EMI permitidos aos equipamentos
eletro-eletrônicos, sejam estas interferências de natureza conduzida ou irradiada, conforme
relacionado na Tabela 5.1 em dBµV, para equipamentos industriais (classe A) e de uso
doméstico (classe B). Existem também normas militares (e.g. MIL-STD-461B nos EUA) que
apresentam seus resultados em dBµA. Os resultados em dBµV (como os do CISPR 22) são,
em geral, medidos para uma linha casada ou sistema de impedância LISN (“line impedance
stabilization network), Z, que pode ser de 50Ω ou 150Ω. Os resultados absolutos, em
microvolts, microampères ou watts podem ser obtidos pelas relações:
µV = 10( dBµV / 20)
µA = 10( dBµA / 20)
P(em watts) =
V 2 [10− 6 x 10dBµV / 20 ]2
=
Z
Z
⎫
⎪
⎪
⎬.
⎪
⎪⎭
( 5.2)
114
TABELA 5.1
- NORMA CISPR -22 -
CISPR 22 Emission Limits for Class A Devices
CISPR 22 Emission Limits for Class B Devices
Industrial Devices
Consumer Products
--------------------------------------------------------------------------Radiated Emissions (30 meters)
--------------------------------------------------------------------------Radiated Emissions (10 meters)
Frequency (MHz)
uV/m
dB(uV/m)
--------------------------------------------------------------------------30 - 230
31.6
30
230 - 1000
70.8
37
--------------------------------------------------------------------------Conducted Emissions
Frequency (MHz)
uV/m
dB(uV/m)
--------------------------------------------------------------------------30 - 230
31.6
30
230 - 1000
70.8
37
--------------------------------------------------------------------------Conducted Emissions
Frequency (MHz)
uV QP (AV) dB(uV) QP (AV)
--------------------------------------------------------------------------0.15 - 0.5
8912.5 (1995)
79 (66)
0.5 - 30
4467 (1000)
73 (60)
Frequency (MHz)
uV QP (AV)
dB(uV) QP (AV)
--------------------------------------------------------------------------0.15 - 0.5
1995-631 (631-199.5)
66-56 (56-46)*
0.5 - 5
631 (199.5)
56 (46)
5 - 30
1000 (316)
60 (50)
--------------------------------------------------------------------------* (limit varies linearly)
---------------------------------------------------------------------------
Para minimizar os efeitos negativos da poluição harmônica, é comum recorrer a
blindagens, filtros especiais e estratégicos, projetos criteriosos concordantes com as normas,
além de técnicas cuidadosas de montagem e fabricação de gabinetes, painéis e placas de
circuito-impresso [57]. Entretanto, o melhor procedimento de projeto consiste em minimizar a
EMI na fonte emissora, ao invés de empregar a “força-bruta” das técnicas de filtragem (que
muitas vezes determinam elevação de volume, peso e custo final)[58].
5.2.
Corrente Multinível nos Conversores CC-CC
Pode-se concluir da seção anterior que é muito importante otimizar o conteúdo
harmônico e EMI dos conversores cc-cc. Também de acordo com aquelas informações, a
principal causa de um “rico” espectro harmônico é a existência de taxas de di/dt ou dv/dt
elevadas nos conversores.
Uma alternativa à forma de onda da Fig. 5.2 consiste em limitar a brusca ascensão e
queda da corrente por meio de degraus intermediários [51], [52]. Nos conversores MNC isto
pode ser obtido pela introdução de “pequenos” atrasos no comando das chaves associadas,
obtendo-se assim uma taxa de di/dt bastante inferior. Se os atrasos forem pequenos, conforme
sugerido, o valor das indutâncias de equilíbrio mantém-se razoável, não implicando em
aumento de volume e peso adicional à estrutura [cf. equação (4.7), do capítulo anterior].
Deve-se mencionar que esta estratégia é rigorosamente impossível em uma associação
115
convencional de células de comutação, já que implicaria em sobrecorrentes insuportáveis nas
chaves, tanto piores quanto maior o número de células associadas.
A título de exemplo pode-se mencionar que os IGBTs e MOSFETs mais comuns
possuem tempo de entrada em condução típicos (“turn-on delay time” somado ao “rise time”)
em torno de 150ns. Supondo um conversor de única célula com corrente no nó C de 30A,
pode-se chegar a um di/dt real de 200x106A/s ou superior! Esta marca poderia ser
consideravelmente reduzida adotando-se um conversor MNC-3 células com atrasos
adicionais, ∆t, de 150ns. Assim, o di/dt seria reduzido para 33,3x106A/s, seis vezes inferior
portanto.
A Fig. 5.4 mostra a corrente de entrada de um conversor buck MNC-3 células
simulado no Pspice®, onde adotou-se V=250V; D=0,6; fS=50kHz; ∆t=300ns; L0=700µH; L1=
L2=50µH; r=84mΩ e Ro=5Ω. As indutâncias de equilíbrio foram calculadas com base na
equação (4.7) sem o uso do fator multiplicativo dois, o que consiste numa alteração que será
discutida mais tarde nesta seção.
Fig. 5.4 - Corrente de entrada do conversor buck MNC - 3 células com di/dt reduzido.
A Fig. 5.5 mostra os espectros harmônicos da corrente dois níveis e quatro níveis
(com pequenos atrasos) para conversores cc-cc operando com a mesma potência. Fica claro
que, ao reduzir a inclinação da corrente na entrada em condução e bloqueio, obtém-se uma
melhora razoável nas emissões harmônicas em altas freqüências.
116
4 níveis
(∆t=300ns)
2 níveis
(a)
(b)
Fig. 5.5 - Espectro harmônico para a) corrente 2 níveis e b) corrente 4 níveis com pequenos atrasos.
Uma forma simples e econômica de se obter este resultado na prática, seria pela
inclusão de redes de atraso passivas (implementadas com componentes R/C de precisão) aos
“gates” de apenas dois dispositivos comandados (um deles com constante de tempo duas
vezes superior ao outro). Entretanto esta possibilidade está limitada a uma faixa de freqüência
mais baixa, já que em altas freqüências implicaria em perdas de chaveamento.
Seguramente a técnica anterior traz benefícios quanto aos problemas de RFI e EMI em
conversores cc-cc, sobretudo os que exigem associação paralela de componentes. Entretanto,
uma otimização harmônica ou eliminação de freqüências indesejáveis só seria possível pela
ampliação dos tempos de atraso no comando das chaves. De fato, pela escolha correta destes
intervalos de tempo seria possível obter um espectro harmônico bem “mais comportado” do
que aqueles mostrados na Fig. 5.3.
A Fig. 5.6 mostra a forma de onda genérica de corrente multinível que circula pelos
terminais A e P dos conversores cc-cc MNC - n células. Nesta figura o eixo das abcissas foi
considerado 2πfS t (ou ωt ) e, por conseguinte, os atrasos no comando são indicados por sua
representação angular, φ (ou seja, ∆t 2πfS).
117
iv
(n-1)I c
n
φ
Ic
φ
φ
φ
3I c
n
2I c
n
−π
φ
Ic
n
π
0
2π f S t
D.2π
D.2π - (n-1) φ
Fig. 5.6 - Corrente multinível genérica nos conversores cc-cc.
É fácil concluir que a forma de onda da Fig. 5.6 também possui simetria par. Desta
forma, os coeficientes bh que acompanham os senos da série de Fourier são nulos. Pode-se
concluir ainda (até mesmo graficamente), que esta forma de onda multinível possui o mesmo
valor médio daquela da Fig. 5.2, conforme representado na Fig. 5.7 para diversos valores de n
(número de células associadas). Como pode ser observado nesta figura as áreas escuras são
iguais. Por outro lado, a área clara interna somada à área escura superior esquerda, sempre
remontam a onda quadrada convencional da Fig. 5.2. Assim, pode-se afirmar que se for
observado o padrão representado, a forma de onda de corrente multinível possui o mesmo
valor médio que sua convencional correspondente (uma célula/dois-níveis): D IC.
φ
φ
φ
φ
Ic
φ
n=2
φ
φ
φ
φ
φ
2π f S t
2π f t
D.2π
φ
Ic
Ic
S
φ
D.2π
n=3
2π f S t
D.2π
n=4
Fig. 5.7 - Igualdade de áreas
Baseado nestas observações é possível afirmar que as correntes multiníveis podem ser
expressas pela mesma equação (5.1), alterando-se apenas o coeficiente que multiplica os
cossenos (o termo ah da série de Fourier). Por inspeção da Fig. 5.6 a forma geral destes termos
é:
118
⎡
2
ah = ⎢
π⎢
⎣
∫
D 2 π − ( n − 1) φ
2
I c cos( h ω t ) +
0
+L
∫
D 2 π − ( n − 1) φ
+ ( n− 2 )φ
2
D 2 π − ( n − 1) φ
+ ( n − 3) φ
2
∫
D 2 π − ( n − 1) φ
+φ
2
( n − 1) I c
cos( h ω t ) +L
n
D 2 π − ( n − 1) φ
2
2 Ic
cos( h ω t ) +
n
∫
D 2 π − ( n −1) φ
+ ( n − 1) φ
2
D 2 π − ( n − 1) φ
+( n− 2 ) φ
2
⎤
Ic
cos( h ω t ) + ⎥
⎥
n
⎦
( 5.3)
Onde h é a ordem da harmônica a ser calculada. Resolvendo a equação (5.3) para
n=2…5 e normalizando para IC (harmônicas relativas), obtém-se:
1
1
Ah (n 2)
2 sen( h D π ) . cos
hφ
2
π .h
2
. sen(h D π ) [2 cos( h φ )
Ah ( n 3)
3π h
Ah ( n = 4 ) =
Ah( n 5)
1]
( 5.5)
⎡ ⎛3
1
⎞
⎛1
⎞⎤
⋅ sen(h D π )⋅ ⎢cos⎜ h ⋅ Φ ⎟ + cos⎜ h ⋅ Φ ⎟⎥
πh
⎝2
⎠⎦
⎠
⎣ ⎝2
2
5
( 5.4)
πh
. sen ( h D π ) [ 4 cos 2 ( h φ ) 1
2
( 5.6)
cos( h φ ) ]
( 5.7)
Pode-se, agora, tomar como exemplo os conversores MNC-2 células (3 níveis) e
MNC - 3 células (4 níveis) e plotar algumas de suas harmônicas relativas em função do
ângulo de controle φ. Isto é feito na Fig. 5.8 considerando D=0,6 e restringindo para φ<50o.
Como se pode perceber não foi representada nestes gráficos a harmônica de quinta ordem, já
que para D=0,6 ela é nula [cf. as equações (5.4) e (5.5), bem como a Fig. 5.3b].
119
0.2
n=2
n=3
A( 2 )
0.15
A( 3 )
A( 4 )
0.1
A( 6 )
A( 7 )
0.05
A( 11)
0
0
10
20
30
φ []
o
40
50 0
10
20
30
40
50
φ []
o
Fig. 5.8 - Módulo da amplitude harmônica relativa versus φ.
A principal utilidade da Fig. 5.8 é na determinação do atraso necessário para eliminar
uma determinada harmônica ou para minimizar um conjunto delas. Ainda é possível verificar
desta figura que as harmônicas de menor ordem exigem atrasos maiores para serem eliminadas. Por outro lado, o conversor de 3 células (4 níveis) permite eliminar harmônicas de
mesma ordem com um atraso menor (o que sempre é desejável para reduzir o valor das
indutâncias de equilíbrio). Pode-se perceber, por exemplo, que escolhendo φ em torno de 45o
para n=3 é pos-sível minimizar (ou quase eliminar) todas as harmônicas plotadas à exceção
da sétima. Apesar deste valor de φ (atraso) também ser razoável para n=2 o resultado não é
tão eficiente, em es-pecial para as harmônicas de ordem dois, três, seis e sete. A Fig. 5.9
mostra a forma de onda e o respectivo espectro harmônico da corrente de entrada para o
conversor buck MNC-3 células, considerando os mesmos parâmetros da simulação da
Fig. 5.4, porém empregando ∆t=2,39µs (φ=43o) e Lo=L1=L2=700µH. São bastante evidentes
os benefícios alcançados em comparação com o espectro da Fig. 5.3b (onde D=0,6),
sobretudo se for lembrado que naquele caso os ní-veis de corrente eram ideais, enquanto aqui
as ondulações de corrente ainda prejudicam o conteúdo harmônico do conversor.
120
Fig. 5.9 - Corrente de entrada do conversor buck MNC-3 células (φ=43o)
(topo: forma de onda; em baixo: espectro harmônico)
Curvas de auxílio ao projeto como as da Fig. 5.8 são muito úteis quando se deseja
encontrar um ângulo de atraso capaz de minimizar um maior grupo de componentes
harmônicas. Entretanto, se o objetivo principal for “expurgar” uma componente harmônica
específica pode-se recorrer a uma abordagem mais simples. De fato, é possível encontrar o
exato ângulo (ou conjunto deles) que elimina uma componente harmônica igualando-se as
equações (5.4) a (5.7) a zero e resolvê-las para φ. A Tabela 5.2 mostra estas soluções para n
entre dois e cinco, conforme obtidas com auxílio do programa MathCad®. Não é difícil
concluir que as soluções matematicamente rigorosas envolveriam “múltiplos trigonométricos”
dos valores mostrados. Mas estes resultados adicionais nem sempre têm valor prático, já que
poderiam determinar atrasos até superiores ao período de chaveamento.
Utilizando as relações da Tabela 5.2 com exemplos numéricos pode-se comprovar,
com certa facilidade, os resultados gráficos da Fig. 5.8. É possível perceber ainda que os
valores computados referem-se sempre ao menor valor de φ capaz de zerar uma determinada
harmônica, o que é uma informação importante para redução do valor da indutância de
equilíbrio.
121
TABELA 5.2
- MENORES RAÍZES DAS EQUAÇÕES (5.4) - (5.7) PARA A VARIÁVEL φ −
No de células ⇒
n=2
n=3
n=4
n=5
π
h
2π
1π
2π
3h
2 h
5h
φ [em rad] ⇒
Baseado na Tabela 5.2 pode-se encontrar a equação geral para determinação do ângulo
φ que elimine qualquer harmônica, h, em conversores MNC de qualquer ordem (qualquer
número de células associadas):
φ=
2 π
360
[em graus] .
⋅ [em rad ] ou φ =
n h
n. h
( 5.8)
Uma característica importante desta equação é sua independência quanto ao valor da
razão cíclica D. Desta forma, é possível definir o ângulo φ necessário sem se preocupar com o
valor de D, que poderá variar para atender às necessidades convencionais de controle de
tensão e corrente nos conversores cc-cc.
De fato, as raízes das equações (5.4)-(5.7) são
todas independentes de D configurando, portanto, um perfil mais geral do fato.
5.3.
Metodologia de Projeto e Limitações Tecnológicas
No Capítulo 4, Seção 4.3, foram apresentadas duas sugestões para dimensionamento
dos indutores de equilíbrio [equações (4.7) e (4.8)]. A equação (4.7) é mais rigorosa e deve
ser usada no caso geral de emprego da célula MNC como técnica de paralelismo. Para
operação multinível em corrente, entretanto, essa equação pode ser simplificada para:
L=
n VMAX φ
.
0,1 I C 2 π f S
( 5.9)
Onde n, VMAX, IC, φ e fS representam o número de células, a tensão da célula, a
corrente no ponto C, o ângulo relativo ao atraso de comando (em radianos) e a freqüência de
chaveamento do conversor, respectivamente. Nesta equação não foi necessário utilizar o fator
de segurança m nem o multiplicador dois usados em (4.7), já que se conhece com “bastante
certeza” o valor do ângulo de atraso, φ, orientado pelo projeto.
A equação (5.9) pode, em determinados casos, fornecer um valor elevado para a
indutância de equilíbrio (valores na faixa de vários mH). Isto, a primeira vista, não deveria
122
representar problemas. Entretanto, a implementação prática de indutores com valor de
indutância elevado implica, em geral, em um valor de resistência série que poderá prejudicar
o equilíbrio de corrente ideal desejado nas chaves. Em outras palavras, o fator de qualidade do
indutor deve ser alto para reduzir diferenças de corrente entre as chaves.
Este problema pode ser entendido pelo uso do modelo simplificado do conversor
MNC, como proposto na Fig. 2.7 do Capítulo 2, e incluindo em série com as indutâncias de
equilíbrio suas resistências parasitas. A Fig. 5.10 representa esta situação para o conversor
MNC - duas células. Nesta figura rL é a resistência série do indutor L e r é função das
resistências das chaves, de acordo com a equação (2.8). Além disso, IC representa a corrente
que sai do nó C e I1 a corrente do indutor de equilíbrio, ambas consideradas em estado
permanente.
r
C
rL
r
L
IC
I1
Fig. 5.10- Modelo Simplificado do Conversor MNC-2 células
(incluindo resistência série do indutor de equilíbrio)
Admitindo, pois, regime permanente de corrente contínua no circuito da Fig. 5.10, L
se comportará como um curto circuito, o que permite encontrar o valor médio de I1:
I1 =
r
I
2 r + rL C
( 5.10)
Normalizando em função de IC e dividindo (5.10) por r, encontra-se:
I1 =
1
I1
=
IC 2 + q
( 5.11)
Onde q é a razão entre rL e r. Percebe-se da equação (5.11) que quanto menor q mais a
razão entre as correntes nos indutores se aproxima da idealidade, ou seja ½. Esta conclusão
também fica clara na representação gráfica da Fig. 5.11. Nesta figura foi usada uma escala
logarítmica para a abcissa q, a fim de facilitar a leitura do gráfico.
123
Maior resistência parasita →
→
0.5
Melhor equilíbrio
Corrente Normalizada
0.4
) 0.3
0.2
0.1
0
0.01
0.1
1
10
q
Fig. 5.11- Corrente de Equilíbrio Normalizada em função de q.
Supondo agora uma tolerância de 20% no desequilíbrio entre as chaves (computada
em função da corrente ideal no indutor) o menor valor aceitável para I1 seria de 0,4. Pela
figura, isto representa uma razão q de cerca de 0,50. Ora, a resistência de condução, r, de uma
célula de comutação pode ter valores tão baixos quanto 50mΩ (ocasião em que predomina a
resistência de diodos) até mais de 300mΩ (para células compostas de MOSFETs). Tomando
como exemplo o valor 150mΩ pode-se encontrar que o máximo valor para rL seria de 75 mΩ.
Por outro lado, a implementação convencional de um indutor de 1mH/10A pode ser feita em
um núcleo tipo EE 42-15 enrolando-se 68 espiras de fio de cobre #15AWG [59]. Pode-se
obter com estes dados o valor da resistência ôhmica cc deste indutor, multiplicando o número
de espiras pelo comprimento da espira média do núcleo e pelo fator ohms/cm (na temperatura
de trabalho). Neste caso obtém-se um indutor com uma resistência série em torno de 80 mΩ
que supera, assim, o limite proposto no exemplo. É claro que o valor da resistência está
relacionado com todos os fatores mencionados aqui: número de espiras, tipo do núcleo,
material do núcleo (ferrite, ferro-silício, etc.), material do fio, corrente de regime (e
ondulação), etc. De qualquer forma, fica configurada na prática uma dificuldade de se
alcançar um bom equilíbrio de corrente entre chaves para determinados valores da indutância
de equilíbrio.
Este resultado determina uma importante limitação no uso da célula multinível em
corrente genérica quando todas as chaves são comandadas com a mesma largura de pulso.
124
Para verificar a limitação mencionada nesta seção implementou-se um conversor MNC buck2 células (três níveis), conforme esquematizado na Fig. 5.12, com comandos defasados de
5µs. O circuito de comando empregado, para prover pulsos de gate defasados, é mostrado na
Fig. 5.13. Nesse conversor foram usados os seguintes parâmetros experimentais: V=45V;
fS=20kHz; ∆t=5µs; Ro=2,8Ω; D=0,7; r=78mΩ e L=600µH (rL=50mΩ). A corrente de saída
média teórica é de 11A e a corrente no indutor de equilíbrio deveria ser 5,5A (no caso de
indutores ideais).
2xMUR1515
D2
Lo
D1
L
Io
Ro
V
g2
S2
S1
g
2xHGTP10N50C1
1
L: EE 42/15
68 espiras (15AWG)
lg/2=0,3 mm
Fig. 5.12 - Circuito experimental para obtenção de três níveis de corrente na fonte V.
Vcc
Vdd
100p
15 13
5
6
7
10n
10K
14
11
16
9
12
10
8
0.1u
BC327
Vcc
10K
50p
3.9K
1K
100p
CI-1
3525
10K
20K
0.1u
BC
CI-2
4528
1
16
15
2
14
3
13
4
12
5
11
6
10
7
9
8
Vdd
CI-3
4013
1
14
2
13
3
12
11
4
5
10
6
9
7
8
Vdd
0.1u
10K
1u
1u
Vcc
g1
3V
g2
3V
BC327
2.2K
3.9K
BC327
2.2K
S1
3.9K
0.1u
S2
Fig. 5.13 - Diagrama esquemático do circuito de comando.
A Fig. 5.14 mostra os resultados experimentais para as correntes de saída, no indutor
de equilíbrio e na fonte. Nesta figura pode-se verificar que a corrente do indutor de equilíbrio
assume um valor de 4,5A diferente, portanto, do valor previsto teoricamente. Isto provoca
desequilíbrios no nível intermediário de corrente na fonte e nas chaves, conforme também se
confirma na Fig. 5.15.
125
→
desequilíbrio
→
Fig. 5.14 - Desequilíbrio no conversor buck MNC- três níveis (5A/div, 20µs/div).
(De cima para baixo: corrente de saída, corrente no indutor de equilíbrio e corrente na fonte).
→
→
→
→
Fig. 5.15- Correntes desequilibradas nos dispositivos (5A/div; 20µs/div).
(De cima para baixo: correntes no IGBT S1, no IGBT S2, no diodo D1 e no diodo D2).
5.4.
Compensação do Desequilíbrio de Correntes
O desequilíbrio de correntes, mencionado na seção anterior, pode ser resolvido por
meio de alguns mecanismos:
1. Compensação resistiva.
126
2. Controle do desequilíbrio estático por meio de ajuste na largura de pulso das
chaves “em desvantagem”.
3. Controle dinâmico da largura de pulso.
A primeira alternativa se baseia no fato de que o elemento causador do desequilíbrio é
a resistência parasita dos indutores de equilíbrio. Assim, pode-se pensar em introduzir, em
série com determinadas chaves, elementos resistivos adicionais que possuam resistência em
função da resistência parasita dos indutores de equilíbrio, e que sejam capazes de resgatar a
distribuição de corrente ideal. Este procedimento é ilustrado na Fig. 5.16 para as estruturas
MNC de 2 e 3 células. Nesta figura admite-se que os indutores de equilíbrio têm a mesma
indutância, mesma construção física e mesma resistência parasita rL. Apesar de parecer
“grosseira”, esta solução possui a vantagem de estabelecer o equilíbrio sem a exigência de
qualquer mecanismo de controle em malha fechada. Além disso ela será usada para
proposição de uma alternativa muito mais atraente, conforme será discutido ainda nesta seção.
A Fig. 5.17 mostra as formas de onda simuladas para o conversor buck MNC-2 células
nas mesmas condições daquelas apresentadas nas figuras Fig. 5.14 e Fig. 5.15, porém com
compensação resistiva do desequilíbrio (cf. Fig. 5.16a). O arquivo de descrição de circuitos
(“.cir”) para simulação no programa Pspice® é apresentado no Apêndice A (b2i_compres.cir).
T1
T1
r
S2
3r
L
r
L
L
S
S3
1
S
L 2 , rL
L 1 , rL
S
2
1
L1 , rL
C
S*
S*
2
T2
L
L
(a)
S*
1
r
r
C
S*
3
T2
r
L
S*
2
r
1
3r
L
L
(b)
Fig. 5.16 - Elementos resistivos de compensação.
(a) Célula MNC- 2 células; (b) Célula MNC- 3 células.
127
(a)
(b)
Fig. 5.17 - Compensação resistiva do desequilíbrio para o conversor buck MNC-2 células.
(a) De cima para baixo: corrente de saída, corrente no indutor de equilíbrio e corrente na fonte.
(b) De cima para baixo: Correntes nas chaves, S1, S2, D1, D2.
A segunda opção de compensação do desequilíbrio consiste no uso de razões cíclicas
diferentes entre as chaves. De fato, é possível interferir no desequilíbrio causado por rL
porque a célula MNC, mesmo em sua mais simples configuração (2 células) possui pelo
menos dois graus de liberdade. Assim, pode-se atuar em uma (ou mais) chaves apenas com o
objetivo de manter o nível ideal da divisão de corrente, forçando o valor previsto na
indutância em questão. A outra chave (a que está conectada ao ponto C do conversor) estaria
sendo comandada para atender às necessidades de controle de tensão e corrente na carga. Esta
possibilidade se inspira basicamente em dois fatos, que podem ser explicados usando o
conversor buck MNC-2 células. Em primeiro lugar, o desequilíbrio ocorre porque a célula,
S1/D1, conectada ao ponto C não sofre a mesma influência das resistências parasitas dos
indutores de equilíbrio em comparação com a célula S2/D2 (cf. Fig. 5.10). Portanto, assume
mais corrente em regime permanente cc, já que possui a menor impedância entre os ramos
paralelos. Para incrementar, portanto, a corrente nos outro indutor (e conseqüentemente na
célula S2/D2 ligada em série com ele) é preciso aumentar a largura de pulso da chave S2 em
relação a S1. Conduzindo mais tempo haveria uma compensação contra o caminho de maior
impedância. Em segundo lugar, a possibilidade de operação com razões cíclicas distintas já
foi provada viável no Capítulo 4 (cf. Fig.4.6) para a célula MNC, fortalecendo a proposta.
128
Para comprovar a possibilidade mencionada no parágrafo anterior pode-se modelar o
conversor buck MNC-2 células utilizando os mesmos passos realizados no Capítulo 4, para a
modelagem entrada-saída, considerando D1≠D2. Neste caso, cada célula está associada a uma
resistência de condução particular. Entretanto, por simplicidade elas serão consideradas iguais
(o que não introduz erro considerável desde que a disparidade entre as razões cíclicas não seja
muito elevada). Assim, no circuito da Fig. 4.5 basta introduzir o parâmetro rL em série com o
indutor de equilíbrio, L1. Resolvendo, pois, para as variáveis io(s) e i1(s), chega-se às funções
de transferência:
io ( s) D1 L1s + rD2 + D1rL + D1r
=
.
v( s)
H( s)
( 5.12)
i1 ( s) ( D2 Lo − Lo D1 ) s + rL D2 + Ro ( D2 − D1 )
=
.
v( s)
H ( s)
( 5.13)
H(s) = Lo L1s2 + (rL1 + 2 Lor + Ro L1 + LorL )s + r 2 + r rL + 2Ror + RorL .
( 5.14)
Onde:
Desprezando em (5.14) os termos rL1, r2 e r rL (que são insignificantes, na prática, na
presença dos demais termos) e admitindo um degrau de tensão V/s, pode-se encontrar as
expressões das correntes em função do tempo. Nestas expressões importa apenas conhecer os
valores das correntes para regime permanente, Io e I1 :
Io
I1
r. D 2
2
D 1 . rL
Ro r
r. D 2
2. R
Ro rL
D1. r . V
r rL
( 5.15)
Ro . D 1
o
.r
D 2 . Ro . V
Ro. rL r rL
.
.
( 5.16)
Ora, sabe-se que em regime permanente I1 deve ser a metade de Io. Multiplicando
então (5.15) por ½, igualando o resultado a (5.16) e, finalmente, resolvendo para D2 chega-se
à seguinte relação:
D2 = D1 ⋅
(2 Ro + rL + r )
.
(r + 2 Ro )
( 5.17)
129
A equação (5.17) independe do valor de V e pode ser usada para determinação do
valor de D2 necessário para o exemplo da Fig. 5.13, em que D1=0,7; r=78mΩ; rL=50mΩ e
Ro=2,8Ω. Para estes dados encontra-se D2=0,706, muito próximo portanto do valor de D1.
Utilizando agora este valor de D2 no circuito em questão obtém-se as formas de onda da
Fig. 5.18. Destas curvas percebe-se que a distribuição de corrente voltou ao equilíbrio, já que
I1≅0,5Io, o que resulta em patamares intermediários quase idênticos (a menos da ondulação) e,
conseqüentemente mesma corrente de condução das chaves e diodos.
Entretanto, nem sempre o valor de D2 é tão próximo de D1 como no último exemplo.
Para entender o inter-relacionamento dos parâmetros pode-se dividir os dois lados da equação
(5.17) por D1 e apenas o lado direito por r, para obter:
δ=
2ρ + 1 + q
⋅
2ρ + 1
( 5.18)
Onde δ é a razão entre D2 e D1, ρ é a razão entre a resistência de saída e a resistência
das células ( r ) e q é a razão entre as resistências do indutor de equilíbrio e das células.
→
→
Fig. 5.18 - Distribuição de corrente equilibrada.
(De cima para baixo: corrente de saída, corrente no indutor de equilíbrio e corrente na fonte).
A Fig. 5.19 mostra a representação gráfica da equação (5.18), ou seja, quantas vezes
D2 precisa ser maior que D1 (no eixo vertical) em função da não-idealidade do indutor de
equilíbrio (eixo horizontal). As curvas são apresentadas em função de ρ (que é
130
intrinsecamente ligado à resistência de carga). Pode-se notar que valores mais altos de
ρ exigem pequena diferença entre as razões cíclicas mesmo que a resistência parasita do
indutor de equilíbrio seja elevada. Por outro lado, menores valores de ρ são normalmente
associados a uma carga elevada (maior potência de saída). Entretanto, é possível que ρ seja
relativamente alto na prática desde que a tensão da aplicação também seja elevada. Por
exemplo, para V=200V; r=0,1Ω; D=0,6 (logo Vo=120V) e uma potência de saída igual a 4kW
implicam em Ro=3,6Ω e ρ=36.
Maior resistência parasita →
1.25
ρ=10
1.2
δ( 15)
D2
D1
ρ=15
δ( 10) 1.15
δ( 20)
ρ=20
1.1
δ( 40)
ρ=40
1.05
1
0
1
2
3
4
5
q
Fig. 5.19 - δ versus q para o conversor MNC - 2 células (em função de ρ).
O método de controle baseado no uso de larguras de pulso distintas para
estabelecimento do equilíbrio estático das correntes pode ser útil quando não há variação dos
parâmetros que definem (5.17). Como se sabe, r e rL assumem valores fixos para um
determinado conversor. Por outro lado D1 varia, em geral para atender às necessidades de
tensão e corrente da aplicação. Da mesma forma Ro (a carga no conversor buck) pode variar
em uma aplicação prática. Se, entretanto, estes parâmetros não evoluem de forma brusca (ou
para o caso de carga fixa) a equação (5.17) pode ser “implementada eletronicamente” para
gerar o valor da razão cíclica D2. Para um conversor com n>2 seria preciso determinar
equações similares de definição das razões cíclicas.
A terceira proposta de controle do desequilíbrio de correntes consiste no controle
dinâmico da razão cíclica das chaves “em desvantagem”, a fim de estabelecer o equilíbrio
estático e dinâmico de correntes. Neste caso, admite-se que as variações na razão cíclica, D1,
131
da chave S1 (a mais próxima do ponto C) atendam às exigências de tensão e corrente do
conversor e as demais chaves possuam um sistema de controle realimentado para superar seus
próprios desequilíbrios de corrente. Considera-se ainda que a variação da razão cíclica D1 é
lenta e que as demais razões cíclicas vão atuar em torno do ponto de operação estabelecido
pela primeira.
Para efeito de análise e por simplicidade será adotado o conversor buck MNC-2
células, admitindo-se que D1 se encontra em repouso (valor fixo), enquanto a razão cíclica da
chave S2, d2, representa toda a excitação do circuito. A Fig. 5.20 mostra o modelo linear de
pequenos sinais para as suposições em questão. Este circuito, já simplificado, é baseado no
circuito equivalente controle-saída da Fig.3.14 mostrado no Capítulo 3, onde considerou-se d1
(variações da razão cíclica D1) nulo e incluiu-se a resistência parasita, rL, em série com o
ramo do indutor de equilíbrio. Nesta abordagem as resistências das células foram supostas
iguais, o que introduz erro desprezível para pequenas variações de d2 em torno de D1.
Considerou-se também uma tensão de entrada constante V.
- +
(a)
i 1 (s)
V
d (s)
D 2
ia
i x (s)
s L1
1:D
2
r+rL
I d2 (s)
1
r
s.Lo
io(s)
vo (s)
Ro
i 1 (s)
s L1
r
(b)
V d 2 (s)
i x (s)
r+rL
s.Lo
io (s)
v o (s)
Ro
Fig. 5.20 - Circuito equivalente (e forma simplificada) controle-saída do conversor buck MNC-2 células.
(Inclui a resistência parasita do indutor de equilíbrio).
132
O circuito da Fig. 5.20 pode ser resolvido para i1(s) a fim de se determinar sua função
de transferência. Na maioria das situações práticas r << Ro, consideração que proporciona a
seguinte equação:
( s. Lo Ro r ). V
i ( s)
1
d ( s ) s2. L . L
2
o
1
Lo .( rL
2. r )
L . Ro . s
1
rL. Ro
2. r. R
o
.
( 5.19)
Baseado na função de transferência (5.19) o projetista pode encontrar o melhor
compensador para atender exclusivamente às exigências de equilíbrio de corrente nas chaves
“em desvantagem”. Deve-se salientar, contudo, que a natureza dinâmica das correntes mais
distantes do ponto C é bastante lenta, sobretudo para maiores valores das indutâncias de
equilíbrio, normalmente exigidos em aplicações multiníveis (quando φ é muito grande). Mas
isto é relativamente pouco importante porque todos os ramos indutivos dos conversores cc-cc
possuem, em operação CCM, uma dinâmica mais lenta por natureza.
Uma metodologia de emprego da função de transferência de i1(s) para determinação
do controlador de corrente será considerada no Capítulo 7, podendo ser adaptada para a
situação desta seção, se for o caso. Por outro lado, a simplicidade do emprego da célula MNC
enquanto alternativa ao paralelismo de células e geração de multiníveis de corrente parece
perder um pouco de suas vantagens se houver a exigência de um sofisticado sistema de
controle em malha fechada para restabelecimento do equilíbrio. Assim, soluções mais simples
como a da Fig. 5.16 ou a relativa à equação (5.17), são amplamente recomendadas.
Entretanto, soluções ainda mais simples e atraentes podem ser obtidas, como as discutidas na
seção seguinte.
5.5.
Outras Alternativas para Equilíbrio de Correntes
No Capítulo 4 foi apresentada uma comparação do uso da célula MNC com a célula
NCNI, da Fig.4.28, em aplicações no paralelismo de células. Uma importante vantagem da
estrutura NCNI em relação à estrutura MNC é sua simetria e que, seguramente, permite uma
operação multinível em corrente totalmente equilibrada mesmo na presença de resistências
133
parasitas elevadas nos indutores de equilíbrio (desde que sejam iguais). Uma desvantagem
básica é a exigência de um elemento reativo a mais em relação à célula MNC.
Porém pode-se pensar em utilizar a variante da célula NCNI, apresentada na Fig. 4.34
do Capítulo 4, para promover a compensação resistiva do desequilíbrio, como mostrado na
Fig. 5.21. Nesta estrutura n células de comutação são associadas por meio de 1 elemento
resisitivo e n-1 indutores de equilíbrio (como na célula MNC). A resistência do elemento
resistivo de compensação deve ser de mesmo valor que a resistência parasita dos indutores.
Devido a esta construção esta alternativa será denominada aqui célula NCRI.
T1
S3
S2
....
S1
ic
n
rL
L1 , r
L
ic
n
C
ic
T2
ic
n
L n-1 , r
L
Fig. 5.21 - Célula genérica NCRI.
As Fig. 5.22 e Fig. 5.23 mostram os resultados de simulação para o conversor
buck NCRI - 2 células onde se empregou V=250V; D=0,6; fS=50kHz; ∆t=5µs; L0=L1=
L2=1mH; r=80mΩ e Ro=1Ω e tanto r1 quanto as resistências, rL, dos indutores de equilíbrio
foram adotadas iguais a 100mΩ. O arquivo de descrição de circuitos (“.cir”) para simulação
no programa Pspice® é apresentado no Apêndice A (b3iLRmulti.cir). Teoricamente a
corrente de saída seria 150A, enquanto nos indutores e durante a condução das chaves de
50A.
134
(a)
(b)
Fig. 5.22 - (a) Tensão no ponto médio de duas células e corrente quatro níveis na fonte de tensão.
(b) Corrente nos elementos de equilíbrio (de cima para baixo: corrente em r1, L2, L3).
Os resultados simulados mostram o estabelecimento de uma distribuição de corrente
muito equilibrada. Todas as correntes nos elementos de equilíbrio possuem nível médio muito
próximo de 50A, apesar de uma maior ondulação em r1 (cf. Fig. 5.22b). Por conseguinte,
todas as chaves conduzem um nível de corrente em torno de 50A, com maior ondulação na
célula S1/D1 (a mais próxima do ponto C), como pode ser verificado na Fig. 5.23.
A solução para o desequilíbrio, devido às resistências parasitas dos indutores de
grampeamento, apresentada na Fig. 5.21, consiste assim numa alternativa muito atraente pois
não exige sistema de controle realimentado (a distribuição de corrente é natural). Para
minimizar as ondulações de corrente nas chaves durante a condução, sobretudo no par S1/D1,
seria necessário aumentar a capacidade de filtragem de corrente no ponto C da célula.
135
Fig. 5.23 - Distribuição de corrente entre chaves.
(a) De cima para baixo: corrente na chave S1, S2 e S3; (b) Corrente nos diodos: D1, D2 e D3.
Na tentativa de viabilizar o equilíbrio de corrente entre as chaves pode-se optar
também pela implementação de indutores com baixa resistência série. Isto pode ser conseguido, até certo ponto, pela utilização de meios magnéticos que permitam níveis mais altos de
fluxo. Em baixas freqüências (<5kHz) pode-se trabalhar com ferro-silício, cujo fluxo de
saturação é da ordem de 1,2 Tesla. Ligas amorfas também são materiais superiores (em
termos de fluxo de saturação) ao ferrite e que ainda permitiriam operação em freqüências
altas. De qualquer forma, para operação da célula MNC perto da idealidade e sem controle
deve-se projetar indutores com resistência série muito inferior à resistência representativa das
chaves, r.
Indutores com resistência parasita desprezível também podem ser obtidos por meio de
materiais supercondutores. Apesar de parecer distante o uso destes elementos em ampla
escala industrial, os sistemas de supressão de transitório SMES (“superconducting magnetic
enegy storage”) estão se difundindo rapidamente, criando ambientes favoráveis para uso de
conversores MNC.
Outra alternativa de se reduzir o valor da resistência dos indutores de equilíbrio
consiste em modular o sinal de comando das chaves com uma freqüência mais alta. Desta
forma pode-se reduzir o tempo em que o indutor está submetido a uma fonte de tensão (o que
136
provoca a ondulação) o que, conseqüentemente, exigirá menores valores de indutância (que
significa menos espiras e menor resistência série). Evidentemente esta alternativa está
limitada à máxima freqüência de chaveamento permitida pelo dispositivo semicondutor.
Quanto à questão da otimização harmônica existe ainda um meio bastante eficiente de
se obter bons resultados. Esta alternativa consiste em disparar as chaves, com determinada
defasagem entre elas, sem permitir nível zero de corrente nos terminais de tensão da célula.
Esta estratégia de comando foi exemplificada no Capítulo 2, Seção 2.2. Por esta opção, e
dependendo dos níveis de corrente que se queira impor aos terminais de tensão, pode-se obter
uma corrente “quase-cc”, o que concentrará o espectro harmônico na componente cc
produzindo níveis reduzidos de harmônicas de ordem elevada. Esta alternativa, no entanto,
está limitada a uma razão cíclica mínima (cujo valor depende do número de células
associadas), mas não deixa de compreender uma solução recomendável para a eliminação de
EMI nos conversores MNC cc-cc.
5.6.
Conclusões
Neste capítulo foram discutidas as características, limitações e vantagens do uso de
multiníveis de corrente em conversores cc-cc. A simples utilização de pequenos atrasos na
entrada em condução e bloqueio das células individuais revelou-se útil na minimização de
emissão de rádio interferência. Um tratamento mais rigoroso também foi apresentado,
mostrando a possibilidade de se minimizar grupos de harmônicas ou componentes específicas.
Foi constatado, ainda, o problema do desequilíbrio de correntes provocado pelas resistências
parasitas dos indutores de grampeamento. Métodos de compensação deste desequilíbrio foram
relacionados, sendo que o uso da célula NCRI foi recomendado por ser mais simples e
econômico.
137
Capítulo
6.
Inversores de Corrente e
Retificadores de Tensão MNC
N
o Capítulo 2, Seção 2.5, mostrou-se uma forma de adaptar a célula
genérica MNC para se ter como entrada uma fonte de corrente cc e como
saída uma carga em tensão ca. Tal estrutura genérica foi utilizada para
gerar o inversor de corrente MNC-2 células, bem como o correspondente
retificador “tipo buck”, na Seção 2.6, que também possui corrente cc na saída do terminal C
da célula e tensão ca nos terminais T1 e T2. Esta célula MNC redesenhada é repetida aqui na
Fig. 6.1a e adaptada aos retificadores na Fig. 6.1b. Neste capítulo será apresentada uma
abordagem formal destes conversores, incluindo generalização para n níveis e p fases,
equações básicas, estratégias de comando e comprovação experimental. Parte dos resultados
apresentados aqui foram publicados em [60], [61], [62] e [63].
I
C
(n-1) I
n
I
n
I
n
S2
(n-1) I
n
L1
I
n
Sn
I
C
L1
I
n
Ln-1
S1
S'1
I
n
I
n
S'2
I
n
T2
T1
Carga ca
(com filtro capacitivo)
(a)
S'n
I
n
I
n
Sn
I
n
Ln-1
S2
S1
S'1
I
n
I
n
T1
S'2
I
n
S'n
I
n
T2
Fonte de tensão ca
(b)
Fig. 6.1 - Célula genérica MNC aplicada a conversores com tensão ca.
(a) Metade inversora monofásica; (b) metade retificadora monofásica.
6.1.
Inversor de Corrente
Ao contrário do inversor VSI, a entrada do inversor de corrente, CSI, é uma fonte de
corrente cc “firme”, ou seja, com ondulação muito baixa devido a uma forte filtragem de
corrente. O inversor de corrente tradicional típico é construído com tiristores (ou GTOs) e é
138
alimentado por um sistema retificador cc-ca controlado a tiristores com um elo cc (“dc link”)
para filtragem da corrente, conforme mostrado na Fig. 6.2. Nesta figura os tiristores foram
circundados de forma a se representar a capacidade de corte comandado, por meio de um
circuito auxiliar de comutação não mostrado na figura.
Chaves
Complementares
C
I cc
vca
T1
T2
3φ
Carga
Fonte de
Corrente cc
C
Fig. 6.2 - Fonte de corrente e inversor CSI.
Os inversores de corrente têm sido empregados predominantemente na geração de
corrente alternada com freqüência variável, para acionamento de motores de indução ou
síncronos com velocidade variável.
Mais recentemente, topologias inversoras de alta potência conquistaram um espaço
considerável pela possibilidade de atuar como interface entre sistemas cc de armazenamento
de energia e linhas de transmissão ou sistemas de distribuição. Neste sentido, uma outra
configuração para a fonte de corrente da Fig. 6.2 consiste no uso de fontes de potência SMES
(“superconducting magnetic energy storage system”). Este sistema tem sido utilizado desde o
final da década de 70 e tem se beneficiado enormemente com os avanços da Eletrônica de
Potência. Uma possível aplicação é na estabilização de transientes em linhas de transmissão
[26], [27].
Os inversores de corrente, como o da Fig. 6.2, impõem à carga uma corrente com
forma de onda quadrada com ou sem nível zero (ou seja, com dois ou três níveis), usando +I,
0 e -I (onde I=ICC), como representado na Fig. 6.3. Na letra a da figura as áreas superiores e
inferiores (como as hachuradas) são iguais. Na letra b isto também se verifica.
139
io
io
I
I
T
2
-T
2
T
-T
0
0
t
θ
-I
t
θ
-I
(a)
(b)
Fig. 6.3 - Correntes alternadas convencionais na saída do inversor CSI.
(a) Dois níveis; (b) três níveis.
A forma de onda da Fig. 6.3a tem simetria par e possui a seguinte descrição em
termos da série de Fourier:
πh
3πh ⎞
i1 (t ) = ∑ ⎜ sen
− sen
⎟ cos(hωt ) =
⎝
2
2 ⎠
h =1 hπ
∞
2I ⎛
∞
∑
h =1, impar
( −1)
h+3
2
4I
hπ
cos(hωt )
( 6.1)
A forma de onda da Fig. 6.3b também tem simetria par e possui a seguinte descrição
em série de Fourier:
∞
i2 (t ) = ∑
h =1
4I
hπ
cos(hθ) cos(hωt )
( 6.2)
Tanto (6.1) quanto (6.2) apenas produzem harmônicas ímpares. Além disso, (6.2)
possui uma variável a mais, θ, que pode ser usada na eliminação de harmônicas específicas.
Por exemplo para θ=18o elimina-se a quinta harmônica, enquanto que com θ=12,85o
consegue-se a eliminação da sétima.
Esta possibilidade de controle harmônico, ainda que tímida pela existência de apenas
três níveis de corrente, constitui um procedimento indispensável. De fato, em topologias
inversoras de alta potência, não é aconselhável empregar modulação PWM senoidal em alta
freqüência para controle de harmônicas, devido às perdas de chaveamento. Assim, um salto
maior de qualidade pode ser vislumbrado pelo emprego de conversores multiníveis, que
viabilizam a obtenção de uma forma de onda otimizada (com eliminação de harmônicas ou
minimização da taxa de distorção harmônica), sem o inconveniente de chaveamentos em alta
freqüência.
140
6.2.
Inversores de Corrente MNC
A célula genérica da Fig. 6.1a pode ser facilmente adaptada para gerar
inversores de duas células em paralelo (cinco níveis), três células (sete níveis), quatro células
(nove níveis), etc., conforme representado na Fig. 6.4 em versões monofásicas. Nesta figura
os diodos e as chaves (cf. Fig. 6.1) foram considerados um elemento único, por simplicidade.
Assim, todas as chaves são do tipo unidirecional em corrente e bidirecional em tensão. Devese lembrar também que, por comparação com a célula MNC básica, quaisquer duas chaves
conectadas ao mesmo ponto de um indutor de equilíbrio são complementares. São
complementares, portanto, na Fig. 6.4a as chaves S1 e S2, S3 e S4, S5 e S6, bem como S7 e S8.
Por outro lado, são consideradas “chaves paralelas” as que se encontram lado-a-lado (como S5
e S7, S2 e S4, etc.). O mesmo raciocínio pode ser usado para as demais estruturas da Fig. 6.4.
Cumpre mencionar também que, qualquer que seja a carga utilizada (motores, equipamentos
eletrônicos, etc.), há que se conectar capacitores de filtro nos nós de saída, a fim de manter a
natureza tipo tensão (ou ramo capacitivo) dos terminais de saída (cf. Fig. 6.1).
S10
S9
S7
S12
S11
S8
L1
C
S5
I
L1
S7
T1
v1
io
S9
S6
S8
S11 i o
I
v2
L2
C
(a)
S15
I
S12
S16
S1
S2
S3
S3
S3
S14
S13
S10
+
S1 Vo
S2
T2
+
Vo
S1
S2
L2
L3
S4
S4
S4
S5
S5
L4
S6
S6
S7
(b)
S8
(c)
Fig. 6.4 - Inversores de corrente MNC de (a) cinco (b) sete e (c) nove níveis.
A Fig. 6.5 mostra a forma de onda de corrente que se deseja impor à carga do inversor
da Fig. 6.4a, onde fica clara a existência de cinco níveis de corrente: -I, -I/2, 0, I/2 e I. As
estruturas da Fig. 6.4 possuem um número relativamente grande de chaves semicondutoras
(especialmente se for considerada a possibilidade de operação trifásica, ou com p fases).
Também é evidente a existência de inúmeras possibilidades de comando, ou estratégias de
141
chaveamento, para obtenção de níveis intermediários de corrente. Este assunto será discutido
nas próximas seções.
io
I
I
2
-T
2
T
2
0
-I
2
t
-I
Fig. 6.5 - Forma de onda da corrente de saída para o conversor da Fig. 6.4a.
6.3.
Estratégias de Chaveamento
A determinação de estratégias de chaveamento viáveis, sob o ponto de vista de
equilíbrio de corrente e controle de potência, exige uma abordagem criteriosa. Uma seqüência
de chaveamento será denominada “simétrica” se todas as chaves conduzem rigorosamente
com a mesma largura de pulso, ou seja, com a mesma razão cíclica, durante um certo número
de períodos da corrente de saída. Quando isto não se verificar a estratégia será denominada
“assimétrica”.
Para os conversores MNC CSI, a escolha de uma seqüência de chaveamento para
obtenção de níveis intermediários de corrente, controle de potência e minimização da
distorção harmônica não é uma tarefa trivial. De fato, a simples inclusão de atrasos no disparo
das chaves paralelas, como utilizado para os conversores cc-cc (cf. Capítulo 5), não pode ser
utilizada de forma direta. Isto ocorre porque a tensão de saída não é fixa (ou cc) e os indutores
de equilíbrio poderão estar submetidos a valores diversos de tensão que não compensam,
mutuamente, os processos de carga e descarga dos elementos. Como resultado, a corrente
nestes elementos pode divergir do valor teórico ideal (ICC/n) e o desequilíbrio de corrente nas
chaves torna-se inevitável.
A mesma estrutura CSI MNC-2 células da Fig. 6.4a foi simulada numa aplicação de
paralelismo no Capítulo 4 (cf. Fig.4.28 e o texto relacionado). Naquele caso utilizou-se a
estratégia de disparo mais simples e convencional: 5742, 5731, 6831 e 6842 (onde cada
número do conjunto indica a chave em condução para determinado estado da seqüência de
chaveamento). Como já mencionado, o equilíbrio de corrente entre as chaves mostrou-se
142
totalmente satisfatório. Se, por outro lado, nesta seqüência de chaveamento forem
introduzidos atrasos na condução das chaves paralelas (S5-S7; S2-S4; S3-S1 e S6-S8), as formas
de onda esperadas seriam como mostradas na Fig. 6.6. Nesta figura, as duas últimas formas de
onda representam as polaridades “relativas” das tensões nos indutores. O sinal ‘+’ indica que
a polaridade arbitrada da tensão no indutor de grampeamento coincide com os terminais T1 e
T2 (nesta ordem), ao passo que o sinal ‘−’ indica o inverso.
I
io
II
III
IV
V
VI
VII
VIII
I
I
2
2π
-I
2
0
I
S5
S7
S3
S1
S6
S8
S4
S2
v1
+
v2
+
+
Fig. 6.6 - Formas de onda teóricas para o conversor CSI MNC-5 níveis.
Como se pode perceber da Fig. 6.6, esta estratégia é do tipo simétrica (todas as chaves
conduzem com mesma razão cíclica). Nesta figura, o ângulo α está relacionado com o atraso
no comando das chaves paralelas e todos os estados da corrente de saída (I, II,… VIII) duram
o mesmo tempo. Deve-se observar ainda que os comandos das chaves S6, S8, S4 e S2 são
exatamente complementares aos das chaves S5, S7, S3 e S1.
Como também pode ser constatado das duas últimas formas da Fig. 6.6, os indutores
estão ora submetidos ao par T1/T2 de terminais da carga, ora submetidos a T2/T1. Entretanto,
estas alternâncias ocorrem a cada 180o, intervalo em que o valor absoluto da tensão na carga
também se inverte. Assim, estes elementos reativos estarão submetidos sempre à mesma
polaridade absoluta, implicando em crescimento ou redução continuada de suas correntes
143
armazenadas. Este comportamento se reflete no desequilíbrio de corrente entre as chaves,
como mostra a simulação da Fig. 6.7. Neste caso adotou-se I=ICC=100A (ideal),
L1=L2=50mH, carga R0//C0→3Ω/700µF, f=60 Hz e atrasos de 500µs (α=10,8o). Nota-se que
os níveis intermediários gradualmente afastam-se do valor ideal (-50A, +50A) e, por
conseguinte, também as correntes nas chaves. O arquivo de simulação no programa Pspice® é
apresentado no Apêndice A (csi_symdel.cir).
(a)
(b)
Fig. 6.7 - Desequilíbrio de corrente pela divergência das correntes nos indutores.
(a) De cima para baixo: corrente em L1, L2 e carga; (b) Correntes em algumas chaves.
Como pode ser concluído da Fig. 6.6, para cada combinação de chaves em condução
os indutores podem estar submetidos a uma tensão nula (quando as chaves paralelas
conduzem simultaneamente), a uma tensão positiva (durante os atrasos de condução das
chaves paralelas, e dependendo da polaridade da carga), ou ainda negativa (idem). É claro que
esta análise é simplificada, pois admite que as chaves são ideais (resistência de condução
nula). Na prática, a tensão de condução das chaves também exerce alguma influência sobre os
indutores. A Tabela 6.1 mostra, para o caso da estrutura MNC cinco níveis, o que ocorre com
a corrente de saída e com as tensões sobre os indutores de equilíbrio, para cada combinação
(ou estado de condução) de chaves comandadas.
144
TABELA 6.1 - ESTADOS DE CHAVEAMENTO
CHAVES
ESTADO
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
EM CONDUÇÃO
5
5
5
5
5
5
5
5
6
6
6
6
6
6
6
6
7
7
7
7
8
8
8
8
7
7
7
7
8
8
8
8
3
3
4
4
3
3
4
4
3
3
4
4
3
3
4
4
1
2
1
2
1
2
1
2
1
2
1
2
1
2
1
2
CORRENTE
NA CARGA
POLARIDADE
DE L1
POLARIDADE
DE L2
CARGA EM
SÉRIE COM:
0
+I/2
+I/2
+I
–I/2
0
0
+I/2
–I/2
0
0
+I/2
–I
–I/2
–I/2
0
0
0
0
0
+
+
+
+
–
–
–
–
0
0
0
0
0
–
+
0
0
–
+
0
0
–
+
0
0
–
+
0
–
chave+L2
chave
chaves //s
chave+L1
–
–
chave
chave
–
–
chave+L1
chaves //s
chave
chave+L2
–
Pode-se observar desta tabela que existe um total de 6 (seis) estados de nível zero, 1
(um) estado de nível máximo, 1 (um) estado de nível mínimo, 4 (quatro) estados
intermediários positivos e 4 (quatro) estados intermediários negativos. É preciso lembrar
também que, nem sempre a polaridade ‘+’ está relacionada com uma tensão positiva sobre o
indutor. O sinal apenas indica a que terminais da carga o indutor de equilíbrio está conectado.
Portanto, a tensão entre estes terminais pode ser positiva ou negativa, dependendo do semiciclo da tensão na carga.
Para que uma determinada seqüência de chaveamento seja viável, ela deve sempre
prever uma tensão média nula nos indutores durante um determinado número de ciclos da
corrente de saída. Esta condição não foi, portanto, observada na estratégia da Fig. 6.6,
resultando no desequilíbrio mostrado na Fig. 6.7. O número de ciclos necessários à
manutenção do equilíbrio de correntes dependerá do número de células associadas e do tipo
de estratégia empregada. Este assunto será abordado mais apropriadamente na Seção 6.6.
6.4.
Seqüência Assimétrica de Chaveamento
O desequilíbrio de correntes verificado na Fig. 6.7 poderia ser resolvido dentro de um
ciclo da corrente de saída se fossem utilizados estados alternativos de chaveamento, conforme
145
relacionados na Tabela 6.1. De fato, existem 4 alternativas +I/2 e outras 4 alternativas -I/2,
sendo estes os níveis intermediários onde ocorre tensão não-nula sobre os indutores de
equilíbrio. As formas de onda da Fig. 6.8 mostram uma alternativa viável à estratégia da
Fig. 6.6, onde foram adotados os estados 5 (5831) e 14 (6832) durante os intervalos VI e
VIII, respectivamente. Nesta situação as chaves não mais conduzem com a mesma largura de
pulso e a estratégia torna-se, portanto, assimétrica. Os ângulos α e φ, indicados na figura,
referem-se aos intervalos de corrente zero e de corrente intermediária (+I/2 ou -I/2) na
corrente de saída, respectivamente. É fácil concluir que estes ângulos são independentes e
podem ser escolhidos arbitrariamente, desde que respeitem a formação de cinco níveis e
garantam tensão média nula nos indutores. Também foram representadas as contribuições
individuais de corrente dos inversores interno, i1, e externo, i2 nas duas últimas formas de
onda.
I
io
0
II
I
2
III
IV
V
VI
π
VII
VIII
I
2π
-I
2
α
I
φ
S5
S7
S3
S1
S6
S8
S4
S2
v1
+
+
+
v2
I
2
i1
i2
I
2
-I
2
-I
2
Fig. 6.8 - Estratégia assimétrica de chaveamento.
A Fig. 6.9 mostra os resultados de simulação para o inversor CSI
da Fig. 6.4a
utilizando a estratégia assimétrica de chaveamento da Fig. 6.8. Os parâmetros de simulação
são: I=100A; L1=L2=150mH; Ro=3Ω; Co=700µF e f=60Hz. Como se pode observar a
distribuição de corrente é próxima do ideal, já que uma corrente de cerca de 50A flui por
146
todas as chaves durante a condução. Pode-se notar ainda da Fig. 6.9a que os indutores de
equilíbrio não assumem o mesmo ripple, o que pode ser explicado pelo fato de não estarem
submetidos à mesma tensão instantânea da carga. O arquivo de simulação no programa
Pspice® é apresentado no Apêndice A (csi_assimsc.cir).
É claro que, para o caso de chaveamento assimétrico, as chaves não possuem a mesma
corrente média, já que conduzem durante intervalos diferentes. Além disso, no exemplo da
Fig. 6.9, o espectro harmônico da corrente de saída não está otimizado, como pode ser
observado na Fig. 6.10. Estes dois pontos podem ser simultaneamente melhorados através do
ajuste nos tempos de chaveamento (e larguras de pulso) de cada chave, conforme discutido a
seguir.
(a)
(b)
Fig. 6.9 - Conversor CSI MNC-2 células com chaveamento assimétrico.
(a) De cima para baixo: correntes nos indutores e corrente na carga; (b) correntes de algumas chaves.
147
Fig. 6.10 - Espectro harmônico da corrente de saída (α=φ=45o).
O tratamento matemático que viabilize a melhor escolha para os tempos de condução
das chaves pode ser feito utilizando a primeira forma de onda da Fig. 6.8, bem como os
ângulos α e φ, já definidos. A forma de onda da corrente na carga possui simetria de meiaonda e pode ser resolvida pela série de Fourier como sendo de simetria par, assim como
indicado na Fig. 6.11 (termos em seno da série são nulos). Também é admitido que haja
simetria de um quarto de ciclo (os patamares zero e intermediários duram o mesmo tempo), o
que garante a eliminação de harmônicas pares. Esta suposição também é necessária para
viabilizar a igualdade de corrente nos indutores, que do contrário não teriam tensão média
nula dentro de um ciclo.
io
π−(2 φ + α )
I
2
π
0
α
-I
2
I
θ=ωt
φ
Fig. 6.11 - Corrente de saída e figuras de mérito.
Desta forma, os coeficientes harmônicos da corrente de saída cinco níveis podem ser
encontrados por:
π
Ah
( 2. φ
α)
π
2
2.
( 2. φ
α)
φ
2
I.
I. cos ( h . θ ) d θ
π
cos ( h . θ ) dθ ...
2
0
π
( 2. φ
α)
2
π
( 2. φ
α)
2. φ
α
2
I.
+
2
π
( 2. φ
α)
2
φ
α
(π
( 2. φ
α))
2. φ
α
cos ( h . θ ) d θ
I. cos ( h . θ ) dθ
π
( 2. φ
α)
2. φ
α
2
.
( 6.3)
Cuja solução simplificada e normalizada (harmônicas relativas a I=ICC) é:
Ah =
2
⎞⎤
⎛ h ⋅π ⎞ ⎡ ⎛ h ⋅α ⎞
⎛ h ⋅α
⋅ sin ⎜
+ h ⋅ Φ ⎟⎥ .
⎟ ⋅ ⎢cos⎜
⎟ + cos⎜
h ⋅π
⎝ 2 ⎠ ⎣ ⎝ 2 ⎠
⎝ 2
⎠⎦
( 6.4)
148
Estes coeficientes podem ser representados de forma gráfica desde que seja fixado o
valor de uma das variáveis (α ou φ). Alguns casos são mostrados na Fig. 6.12, considerando
sempre φ<45o. Nestes gráficos considerou-se o módulo de (6.4) normalizado para I, ou seja,
as amplitudes harmônicas relativas.
0.2
α=15o
A( 3 )
α=30o
0.15
A( 5 )
A( 7 )
0.1
A( 9 )
A( 11 )
A( 13 ) 0.05
0
0
5
10
15
20
25
30
35
40
0
45
5
10
15
φ []
20
25
30
35
40
45
φ []
o
o
0.2
α=60o
α=45o
A( 3 )
0.15
A( 5 )
A( 7 )
0.1
A( 9 )
A( 11 )
A( 13 ) 0.05
0
0
5
10
15
20
25
30
35
40
0
45
5
10
15
φ [o]
20
25
30
35
40
45
φ [o]
Fig. 6.12 - Módulo dos coeficientes harmônicos da corrente cinco-níveis.
Por outro lado poderia ser admitido o caso particular em que α=φ. Para este caso, os
coeficientes harmônicos são definidos por:
Ah
2
( h. π )
. sin 1 . h. π . cos 3. h. φ
2
2
1
cos . h. φ
2
. .
( 6.5)
149
A equação (6.5) também pode ser colocada sob a forma gráfica, conforme mostra a
Fig. 6.13. Neste gráfico considerou-se o módulo de (6.5) normalizado para I, ou seja, as
amplitudes harmônicas relativas.
0.3
α=φ
A( 3 )
A( 5 )
0.2
A( 7 )
A( 9 )
A( 11) 0.1
A( 13)
0
0
5
10
15
20
25
30
35
40
45
φ [o]
Fig. 6.13 - Coeficientes harmônicos da corrente cinco-níveis supondo α=φ.
As representações gráficas das figuras Fig. 6.12 e Fig. 6.13 podem ser utilizadas para
eliminação de harmônicas específicas ou escolha dos melhores ângulos que minimizem a
distorção harmônica total (THD).
Entretanto, a redução da THD pode ser tratada de uma forma mais elegante. Para
tanto, considera-se inicialmente que:
i0RMS 2
THD % = 100
−1 .
i1RMS 2
( 6.6)
Onde THD é expressa em % e iORMS e i1RMS são os valores eficazes da corrente de saída
cinco níveis e de sua componente fundamental, respectivamente. O valor eficaz, iORMS, pode
ser calculados por:
α
2
i0RMS
2
π
.
α
2
Cujo resultado é:
π
φ
2
I
2
2
2
dθ
I dθ
α
2
φ
.
( 6.7)
150
2
2 π − (2α + 3φ)
I
.
2
π
iORMS =
( 6.8)
Desta equação, fica evidente uma restrição fundamental de funcionamento:
2α + 3φ < 2 π .
( 6.9)
Se α=φ, pode-se obter de (6.8):
5φ
i0RMS = I 1 −
2π .
( 6.10)
Por outro lado, a corrente fundamental é uma senóide simples, cujo valor eficaz é
obtido fazendo h=1 e dividindo (6.5) por 2 :
1.
cos
φ
3.
cos
2
i1RMS I. 2.
φ
2
π
.
( 6.11)
Substituindo (6.10) e (6.11) em (6.6), chega-se a:
π.
1.
( 5. φ
2. π )
4
THD 100.
cos
1
1.
φ
3.
cos
2
2
φ
2
.
( 6.12)
É possível agora derivar (6.12) em função de φ, para encontrar o valor de φ que
minimize a distorção harmônica total:
π
5.
4
cos
M( φ )
d
dφ
THD
1.
2
φ
5.
2.
cos
3.
φ
1.
φ
4
2
π
π .
2
cos
2
1.
φ
.
cos
2
2.
5.
4
φ
1.
3.
φ
cos
1.
2
φ
sin
1.
2
φ
3.
2
sin
3.
φ
2
2
π
π .
2
1.
2
3
1
cos
3.
2
φ
2
. ( 6.13)
Igualando (6.13) a zero e resolvendo para φ encontra-se φ=27,57o ou φ=55,08o (que
define a máxima THD). Substituindo estes valores em (6.12) encontra-se que a THD mínima
é de 16,48% e a máxima de 35,41%.
Apesar de determinar um equacionamento matemático mais simples, a opção α=φ
nem sempre é a melhor escolha. De fato, esta condição reduz um grau de liberdade do
sistema. Assim, operando com α e φ diferentes, pode-se utilizar um deles para controlar a
potência fornecida à carga (supondo I constante), e o outro para minimizar a THD ou reduzir
151
determinado grupo de harmônicas na potência nominal (que é a situação de maior amplitude
absoluta). Dos dois primeiros gráficos da Fig. 6.12 pode-se concluir, por exemplo, que
utilizando φ em torno de 30o implica numa boa redução de harmônicas (3a, 5a, 7a, etc.), sendo
possível ainda variar α (e conseqüentemente a potência entregue à carga) de 15o a 30o. É claro
que também se pode controlar a potência através do nível da corrente cc de entrada, I. Isto
poderia ser feito através de um “chopper” ou outro conversor apropriado, dependendo da
tecnologia da fonte de corrente empregada. Do estudo aqui exposto, fica claro que esta
situação é ainda mais confortável para o controle da THD da corrente de saída.
Para verificar as conclusões obtidas matematicamente pode-se simular o mesmo
conversor cinco-níveis simulado na Fig. 6.9 (para α=φ=45o) utilizando agora o valor ótimo
obtido por (6.13), ou seja α=φ=27,57o. A forma de onda da corrente de saída é mostrada na
Fig. 6.14, enquanto seu espectro harmônico é mostrado na Fig. 6.15.
Fig. 6.14 - Corrente na carga cinco-níveis para α=φ=27,57o.
Fig. 6.15 - Espectro harmônico da corrente da Fig. 6.14.
152
Através do programa Pspice® é possível obter a THD de uma forma de onda por duas
maneiras distintas. A primeira delas é fornecida de forma direta através de um arquivo “.out”,
desde que na descrição do circuito seja acrescentada a linha “.four”, para a forma de onda em
questão (e para a freqüência desejada). Este procedimento, entretanto, pode apresentar falhas
já que leva em consideração apenas os coeficientes harmônicos de ordem menor ou igual a
nove. A outra possibilidade, mais precisa, é pelo uso da função “rms( )”. Fazendo isso para a
forma de onda da Fig. 6.14 (completamente estabilizada) obtém-se i0RMS=77.99A. Por outro
lado, tomando do arquivo “.out” o valor da primeira harmônica (ou medindo na Fig. 6.15)
encontra-se i1RMS=77A. Estes valores podem ser levados em (6.6), o que resulta em
THD=16,2% muito próximo, portanto, do valor teórico predito. Estes mesmos procedimentos
foram realizados para a simulação da Fig. 6.9 e revelaram uma THD=21,10%. Como os dois
casos apresentam uma mesma corrente eficaz de saída, cerca de 79A (e portanto uma mesma
potência fornecida à carga), fica evidente a utilidade do processo de otimização. Uma
superioridade de resultados é ainda mais significativa quando se compara estes valores com a
THD de uma corrente três-níveis convencional, como a da Fig. 6.3b, que apresenta no melhor
caso um índice de 31% [13].
Outro fator a ser mencionado é que, pelo uso de α=φ=27,57o as chaves conduzem
cerca de 15%, a mais ou a menos, em relação à condução ideal (D=50%). Entretanto,
se α=φ=45o a diferença aumenta para ±25%. O tempo de condução das chaves pode se
aproximar mais do valor ideal (mesmo valor médio de corrente para todas as chaves) quando
se utilizam menores valores de φ. A relação matemática que define o afastamento do valor
ideal pode ser definida por:
⎞
⎛ φ. π
+π ⎟
⎜
φ
⋅ 100%
Fa = ⎜ 180
− 1⎟ ⋅ 100% =
180
⎟
⎜ π
⎠
⎝
( 6.14)
Onde Fa é o Fator de Assimetria, para cada ângulo φ, e pode ser representado
graficamente como na Fig. 6.16.
153
25
Fator de Assimetria [%]
20
15
)
10
5
0
0
5
10
15
20
φ
25
30
35
40 45
[o]
Fig. 6.16 - Fator de assimetria versus φ .
6.5.
Seqüência Simétrica de Chaveamento
O inconveniente da operação das chaves com tempos de condução diferentes, presente
na estratégia assimétrica, pode ser solucionado através de uma seqüência de chaveamento que
estabilize as correntes em dois (ou mais) ciclos da corrente de saída. A idéia de equilibrar a
corrente nos indutores é a mesma usada na estratégia simétrica, só que o equilíbrio é levado a
efeito apenas no ciclo seguinte. A Fig. 6.17 mostra uma possível solução para o desequilíbrio
observado na Fig. 6.7, utilizando informações da Tabela 6.1. Nesta figura, por simplicidade,
não foram representados os intervalos de condução das chaves pares, já que são
complementares às chaves ímpares.
I
II
III
IV
V
VI
VII VIII IX
X
XI XII XIII XIV XV XVI
io
0
2π
S5
S7
S3
S1
v1
v2
+
+
+
+
Fig. 6.17 - Estratégia simétrica de chaveamento.
I
154
Pode-se observar da Fig. 6.17 que as chaves ímpares conduzem durante 5 intervalos e
depois mais 3, somando 8 intervalos de um total de 16 (razão cíclica igual a 50%, portanto).
As chaves pares, por sua vez, conduzem durante 4 intervalos e depois mais 4 (como pode ser
concluído dos intervalos de zero das chaves ímpares), totalizando os mesmos 8 intervalos.
A simulação da Fig. 6.18 empregou os mesmos parâmetros que os adotados na
simulação da Fig. 6.7, porém utilizando a estratégia simétrica da Fig. 6.17. Como pode ser
observado, um dos indutores de equilíbrio apresenta uma ondulação de corrente cerca de duas
vezes superior à observada na estratégia assimétrica. Esta ondulação também é observada em
determinadas correntes, como na da chave S7, na Fig. 6.18b. Pode-se observar também destas
formas de onda que a repetição dos padrões só ocorre após dois ciclos (como esperado nesta
estratégia), o que implica na presença de subharmônicas de corrente. Mesmo assim, a
presença dos níveis intermediários é bastante definida, configurando uma forma de onda de
corrente de saída muito próxima dos cinco níveis ideais. A distribuição de corrente entre as
chaves é também muito balanceada, sendo que por todas as chaves flui uma corrente de cerca
de 50A, enquanto a entrada é de 100A. O arquivo de simulação no programa Pspice® é
apresentado no Apêndice A (csi_simsc.cir).
(a)
(b)
Fig. 6.18 - Formas de onda de simulação da estratégia simétrica.
(a) De cima para baixo: corrente nos indutores, corrente na carga; (b) corrente em algumas chaves.
155
Uma das maneiras de viabilizar a geração dos pulsos para a estratégia simétrica (e
também assimétrica) é através de um gerador de pulsos digital, com os intervalos de condução
de cada chave armazenados em EPROM (cf. a Seção 6.8). Entretanto, também é possível
utilizar estratégias analógicas, lembrando que os pulsos das chaves pares são exatamente
complementares aos das chaves ímpares, o que simplificaria a implementação.
Pode-se mencionar ainda que, como para a estratégia assimétrica, pode-se melhorar o
espectro harmônico da corrente de saída utilizando o mesmo processo de otimização dos
ângulos relacionados com o chaveamento (α e φ).
Deve ficar claro também que tanto a estratégia assimétrica quanto a simétrica
propostas nas duas últimas seções não são únicas. Utilizando as informações da Tabela 6.1 é
possível definir uma série de possibilidades. Entretanto, esta tarefa pode se tornar bastante
complexa quando o número de células associadas aumenta. A Seção 6.6 mostra como
encontrar seqüências simétricas de chaveamento, para inversores monofásicos, com auxílio de
algoritmos computacionais.
6.6.
Estratégia Genérica de Chaveamento
As seqüências de chaveamento “coerentes” (com tensão média nula nos indutores)
para o conversor cinco-níveis podem ser determinadas, com relativa facilidade, por inspeção.
Para os conversores sete-níveis ou superiores uma enorme dificuldade é observada devido ao
grande número de chaves envolvidas, bem como de combinações possíveis. Nestes casos é
necessário o uso de um algoritmo digital para resolver o problema do equilíbrio de correntes,
ou seja, encontrar as seqüências viáveis. Para um tratamento organizado do assunto, cumpre
definir alguns termos:
1. Combinação: São os conjuntos possíveis de chaves em condução durante
um determinado intervalo de tempo.
2. Seqüência simples: É um conjunto ordenado de combinações que
conduza à forma de onda desejada, admitindo que os indutores de
equilíbrio são fontes de corrente independentes.
3. Seqüência de tamanho z: É uma seqüência que compreende z períodos
da corrente de saída desejada.
4. Seqüência de freqüência mínima: É uma seqüência ordenada cujas
combinações consecutivas diferem de apenas um bit (o estado de apenas
uma chave ímpar).
156
5. Seqüência real: É uma seqüência de freqüência mínima que garanta
tensão média nula, dentro de um número mínimo de ciclos, nos indutores
de equilíbrio.
Para a determinação das seqüências reais considera-se, portanto, que:
a) A freqüência de operação das chaves deve ser igual à freqüência
fundamental da corrente de saída.
b) As chaves devem apresentar, em regime permanente, correntes médias
aproximadamente iguais. Admitindo que os níveis de condução são os
mesmos para todas as chaves (I/n), conclui-se que as chaves devem
conduzir com a mesma largura de pulso. Em outras palavras, o tempo de
condução de cada chave deve ser igual à metade do período da seqüência
de chaveamento (que é múltiplo do período da corrente na carga) e
independente das larguras dos diversos níveis (as larguras serão
determinadas de forma a reduzir o conteúdo harmônico). Por conseguinte
a seqüência procurada é uma seqüência simétrica de chaveamento. (Um
dos objetivos do inversor de corrente multinível é obter uma distribuição
equilibrada de corrente entre as chaves da estrutura.)
c) O valor de pico das correntes nas chaves deve ser o menor possível.
Deve-se evitar uma baixa razão: valor médio/valor rms.
d) Redução do conteúdo harmônico da corrente de saída. Isto pode ser
obtido através da seleção apropriada das larguras dos diversos níveis da
forma de onda de corrente na saída do inversor.
e) A operação da estrutura deve ser independente do tipo de carga
conectada na saída. A corrente de saída do inversor deve ser
independente da tensão de saída do inversor (tensão na carga).
f) A tensão média em regime permanente em cada indutor de divisão da
estrutura deve ser nula. Se isto não acontecer, não será obtido o
equilíbrio das correntes nestes indutores.
De forma a facilitar a implementação de um algoritmo simbólico as informações sobre
as seqüências e estados devem estar sob a forma mais genérica possível. Em primeiro lugar é
preciso definir o número máximo de combinações, NC, para um dado conversor CSI
multinível. Conforme mostrado na Tabela 6.1, para o conversor cinco-níveis (λ=5) existem 16
combinações. Não é difícil demonstrar que, no caso geral:
157
N C = 2 ( λ −1)
( 6.15)
Ou seja, para λ=7 existem 64 combinações, para λ=9 existem 256 e assim por diante.
Os níveis de corrente e tensão nos indutores também podem ser simbolizados de uma forma
independente. Assim, no conversor cinco-níveis existem na carga as correntes -2, -1, 0, 1 e 2
para representar -I, -I/2, 0, I/2 e I, respectivamente. No conversor 7 níveis: -3, -2, -1, 0, 1, 2 e
3. A tensão nos indutores poderia ser representada por +1, 0 ou -1, conforme os terminais
ligados. Por outro lado, os estados de condução das chaves seriam 1 (conduzindo) e 0
(bloqueado). É possível ainda representar os elementos em condução apenas por meio das
chaves ímpares (ou pares) já que as demais são complementares. Utilizando estas convenções
a Tabela 6.1 pode ser reescrita como na Tabela 6.2, para λ=5 (CSI cinco-níveis).
TABELA 6.2
- ESTADOS POSSÍVEIS PARA ESTRUTURA CINCO-NÍVEIS Combinação
S1S3
S5S7
Io
V1
V2
0
00
00
0
0
0
1
00
01
1
–1
0
2
00
10
1
+1
0
3
00
11
2
0
0
4
01
00
–1
0
–1
5
01
01
0
–1
–1
6
01
10
0
+1
–1
7
01
11
1
0
–1
8
10
00
–1
0
+1
9
10
01
0
–1
+1
10
10
10
0
+1
+1
11
10
11
1
0
+1
12
11
00
–2
0
0
13
11
01
–1
–1
0
14
11
10
–1
+1
0
15
11
11
0
0
0
Deve-se notar que qualquer seqüência de chaveamento sempre deverá conter as
combinações 3 e 12 para composição do nível máximo e mínimo (± I). Entretanto, conforme
já mencionado para a Tabela 6.1 existem 6 (seis) opções para realização de nível zero e 4
(quatro) opções de nível intermediário (± I/2). Pode-se concluir, ainda, que existem sempre
dois intervalos de nível 0, +I/2 ou -I/2. Nestes intervalos é possível usar qualquer das
158
combinações possíveis e inclusive repeti-las (no caso de seqüências simples). Desta forma, o
número total de seqüências simples de um período, NS, para o caso genérico é:
N S = N 0 2 . N 14 . N 2 4 L N n-14 .N n 0
( 6.16)
Onde N0 é o número de combinações de corrente zero na carga, N1 é o número de
combinações do primeiro nível intermediário (I/2 para cinco níveis, I/3 para sete níveis, etc.),
N2 do segundo nível intermediário e assim por diante. As combinações de níveis
intermediários foram elevadas à potência 4 (quatro) porque tanto as positivas quanto as
negativas são de mesmo número e ocorrem duas vezes cada uma. É fácil constatar ainda que
Nn é sempre igual a 1 (um), ou seja, só existe uma combinação possível para o nível máximo
(+I) e outra única para o nível mínimo (-I) (e não podem ser descartadas, daí o expoente zero).
Adotando o procedimento acima pode-se obter as informações básicas sobre qualquer
conversor. A Tabela 6.3 mostra algumas informações para os conversores
de três
(convencional), cinco, sete e nove níveis.
TABELA 6.3
- COMBINAÇÕES E SEQÜÊNCIAS SIMPLES DE UM PERÍODO -
Níveis de Corrente na Carga
λ
0
±1
3
2
1
5
6
4
1
7
20
15
6
1
9
70
56
28
8
±2
±3
±4
1
NC
NS
4
4
16
9216
64
2,62x104
256
1,21x1020
É claro que o número de seqüências simples é muito elevado e não reflete as
possibilidades práticas, que só existem nas seqüências reais. Assim, o algoritmo desenvolvido
deve tratar todas as possibilidades e buscar as seqüências de freqüência mínima e,
posteriormente, as seqüências reais (que atendam as condições a-f). Para os conversores com
λ≥5 não existem seqüências reais de apenas um período. As seções anteriores mostraram a
possibilidade de estabilizar o conversor apenas com seqüências assimétricas. Assim, para λ=5
as seqüências devem ser de dois períodos, para λ=7 de três períodos e para λ=9 de quatro
períodos. Utilizando o algoritmo de tratamento das seqüências (escrito em linguagem C)
pode-se encontrar as seqüências de chaveamento reais para λ=7 e λ=9 mostradas na Tabela
159
6.4, que não são únicas. Nesta tabela foi utilizado o número da combinação (ou estado) e não
o número das chaves em condução. É bom lembrar que existem 64 e 256 estados possíveis
para sete e nove níveis, respectivamente.
160
TABELA 6.4
- EXEMPLOS DE SEQÜÊNCIAS REAIS PARA λ=7 E λ=9 -
λ
n
z
Seqüências Reais
56 57 61 63 47 39 7 5 1 0 32 40 56 60 62 63 31 15 7 6 4 0 8 24 56 58 59 63 55
7
3
3
9
4
4
23 7 3 2 0 16 48
240 248 252 254 255 239 207 143 15 31 63 127 255 247 243 241 240 244 252
253 255 223 207 79 15 47 63 191 255 251 243 242 240 176 48 32 0 2 3 11 15 13
12 4 0 64 192 208 240 112 48 16 0 1 3 7 15 14 12 8 0 128 192 224
As estratégias da Tabela 6.4 foram testadas em seus respectivos inversores (Fig. 6.4b e
Fig. 6.4c) apresentando os resultados esperados. A Fig. 6.19 mostra a corrente de saída e o
espectro harmônico para o inversor sete-níveis, onde adotou-se uma corrente de entrada
I=40A. Parte das informações contidas nesta seção consistem em desdobramentos do trabalho
em questão não desenvolvidos no INEP/UFSC, mas que foram publicadas com permissão.
Para uma complementação deste assunto deve-se recorrer a [62] e [63].
Fig. 6.19 - Corrente de saída e espectro harmônico para o conversor CSI sete-níveis.
6.7.
Inversor MNC Polifásico
Apesar da possibilidade de generalização e determinação de estratégias de
chaveamento para λ níveis, a estrutura MNC deve, preferivelmente, poder ser adaptada a
conversores polifásicos. De fato, em níveis de potência mais elevados, é fundamental o
emprego de estruturas pelo menos trifásicas. A Fig. 6.20 mostra uma proposta de
generalização (n células, 3 fases) possível para o inversor MNC CSI. A Fig. 6.21 mostra o
caso particular para o inversor trifásico MNC CSI-2 células (até cinco níveis de corrente na
carga).
161
(n-1)I
n
L1
I
n
L n-1
I
a
b
c
inv1
inv2
(n-1)I
n
I
n
invn
Ln
L 2(n-1)
Fig. 6.20 - Inversor CSI MNC-n células (2n+1 níveis) trifásico.
I
2
L1
I
a
b
c
inv1
inv2
I
2
L2
Fig. 6.21 -Inversor CSI MNC-2 células (até cinco níveis), trifásico.
É evidente a dificuldade de se encontrar seqüências de chaveamento reais para
estruturas trifásicas ou polifásicas. Porém, uma abordagem bastante elegante é apresentada
em [26], utilizando vetores associados aos estados de chaveamento. Este assunto, porém, não
será considerado neste texto.
162
6.8.
Resultados Experimentais
Para verificar as informações e equacionamentos deduzidos neste capítulo o inversor
MNC-2 células cinco-níveis foi implementado em laboratório. O protótipo foi montado de
maneira a viabilizar o teste com a estratégia simétrica e assimétrica de chaveamento.
Como pode ser observado das figuras Fig. 6.1 ou Fig. 6.4a (ou ainda da Tabela 6.1) as
chaves internas ficam eventualmente em série com o indutor de equilíbrio. Por outro lado, as
chaves externas não compartilham esta característica. Desta forma, assim como para os
conversores MNC cc-cc estudados no Capítulo 5, pode haver desequilíbrio de corrente nos
conversores MNC CSI, provocado pela resistência parasita dos indutores de equilíbrio. De
fato, como os indutores ficam submetidos à tensão da carga, durante intervalos da ordem de
milissegundos, os valores de indutância devem ser elevados para minimizar a ondulação final
(bem como as diferenças de corrente de pico entre as chaves). Ora, valores elevados de
indutância implicam em maiores valores de resistência série e, conseqüentemente, maiores
desequilíbrios de corrente. Para resolver este problema pode-se recorrer à compensação
resistiva por ramo ou, melhor ainda, utilizar a sugestão proposta na Fig. 5.20. A Fig. 6.22
mostra a adaptação desta técnica para o conversor em questão.
rL
L1
rL
I
L2
rL
rL
Fig. 6.22 - Compensação resistiva para o inversor CSI MNC-2 células (cinco-níveis).
O melhor dispositivo semicondutor para compor a estrutura da Fig. 6.22 é o GTO,
porque é um componente unidirecional em corrente e bidirecional em tensão. Os IGBTs de
tecnologia NPT também se enquadram nesta categoria. Entretanto, devido às dificuldades de
estoque em laboratório, durante a implementação, a estrutura foi implementada com
IGBTs-PT em série com diodos. Como fonte de corrente, empregou-se uma fonte de tensão
em série com um indutor de 105 mH. A carga utilizada é do tipo R-C em paralelo com
163
R=6,3Ω e C=100µF. A corrente de entrada proposta inicialmente era de 20A (10A de pico em
cada chave, portanto, no caso ideal). A freqüência da corrente de saída foi planejada para
60Hz. Nestas condições, e supondo uma operação senoidal ideal, pode-se estimar a tensão de
saída de pico em torno de 120V e uma potência de 1,2 kW. O ângulo estimado do fator de
potência é de 13,4o.
A estrutura foi testada utilizando α=φ=30o, muito próximo, portanto, do valor ótimo
definido na Seção 6.4. O projeto dos indutores de equilíbrio pode seguir a lei básica que rege
o comportamento de uma indutância (V=L∆i/∆t). O valor de V, para o pior caso, pode ser
encontrado de forma aproximada, como mostra a Fig. 6.23.
Valor de tensão usado para
projeto dos indutores
Tensão na carga suposta
senoidal ideal
13,4 °
α = 30°
13,4 °
φ = 30°
Fig. 6.23 - Encontrando a tensão nos indutores (representação aproximada).
De acordo com a Fig. 6.23 o valor de V para projeto dos indutores é
V=120xsen(2x15o+13,4o)=82,5V. O valor de ∆t é a duração de φ em milissegundos e vale
1,39ms. Admitiu-se aceitar, por outro lado, uma variação de corrente nas chaves de 2A (∆i).
Assim, o valor das indutâncias é de 57,3 mH. Para a freqüência de 60 Hz utilizada os
indutores devem ser construídos em núcleos de ferro-silício. Devido a imperfeições de
fabricação e material usado o valor prático não superou a marca de 50 mH. Detalhes do
projeto dos indutores, bem como outras informações sobre o protótipo são mostradas na
Fig. 6.24. A Fig. 6.25 mostra o circuito digital de geração de pulsos e seleção de estratégia. A
Fig. 6.26 mostra o circuito de interface e isolamento de gates, exigido em função de as chaves
não estarem sob um mesmo potencial de emissor. Como pode ser visto este circuito usa
164
transformadores de pulso e uma freqüência portadora de 500kHz. A Fig. 6.27 mostra um
detalhe fotográfico do protótipo.
0.3 Ω
I=20A
45 mH
S5
(10A, 400V)
IGBTs: IGT4D10
General Electric
S7
*
S8
S6
vout
6.3 Ω
105 mH
io
Vi
S3
S1
100 µF
S2
S4
45 mH*
0.3 Ω
DIODOS: MUR830
Motorola
(8A, 300V)
*
208 espiras
2x16AWG
lg/2=0,13cm
WS=290 cm 4
0,3 Ω
Fig. 6.24 - Circuito experimental.
Seleção de Estratégia
Pino 21 de U5
Fig. 6.25 - Circuito de geração de pulsos (dados em EPROM-U5).
165
+15V
KRE :1
500 kHz
1
2
D
6
10K
7408A
1/4
G
D
2
D
3
TP
1n8
24V
3
60 Hz
3K9
D
4
6.8K
13V
BC558B
D1
D
5
E
BD137
D1-D6 : 1N4147
TP: Transformador de Pulso
1nF
(núcleo toroidal 10:12 espiras #24AWG)
Fig. 6.26 - Interface e isolamento de gate (uma parte de oito).
Gerador de Pulsos
(Comando)
Indutores de
Equilíbrio
Interface e
Isolamento de Gates
Elementos de Compensação Resistiva
Fig. 6.27 - Fotografia do protótipo.
A Fig. 6.28 mostra as formas de onda de tensão/corrente na carga e correntes de
entrada/indutores de equilíbrio, obtidas do protótipo para a estratégia simétrica, onde se
percebe uma boa concordância com os resultados teóricos e simulados nas seções anteriores.
Neste caso empregou-se a seguinte seqüência de chaveamento: 5842-5742-5732-5731-67316831-6841-6842-6742-5742-5741-5731-5831-6831-6832-6842.
A
corrente
de
entrada
utilizada foi de 18A, para não submeter os IGBTs a uma corrente superior à nominal. A
Fig. 6.29 mostra as correntes para a mesma estratégia, onde se percebe que todas as chaves
assumem aproximadamente a mesma corrente média (cerca de 9A).
166
(a)
(b)
Fig. 6.28 - Formas de onda para o modo simétrico (100V/div; 10A/div/ 5ms/div).
De cima para baixo: (a) Tensão e corrente na carga; (b) Corrente de entrada e nos indutores.
(a)
(b)
Fig. 6.29 - Corrente nas chaves - modo simétrico (10A/div, 5ms/div).
De cima para baixo: (a) S1 a S4; (b) S5 a S8.
A Fig. 6.30 mostra os espectros harmônicos da tensão e corrente de saída. As taxas de
distorção harmônicas, reportadas pelo programa LabWindows® (que inclui até a harmônica
de ordem 40), foram de 6,31% e 15,95%, respectivamente.
Amplitude(%)
167
100
100
80
80
60
60
40
40
20
20
0
0
0
4
8
12
16
20
24
28
32
36
40
0
4
8
12
16
20
24
28
32
36
40
Harmônica (n)
Harmônica (n)
(a)
(b)
Fig. 6.30 - Espectro harmônico - modo simétrico (a) tensão e (b) corrente na carga.
As figuras Fig. 6.31 a Fig. 6.33 mostram as formas de onda correspondentes para a
estratégia assimétrica. Neste caso empregou-se a seguinte seqüência de chaveamento: 68426742-5742-5741-5731-6731-6831-6841. Também é possível observar aqui uma boa
concordância com os resultados previstos teoricamente. Pode-se perceber, por exemplo, que o
ripple de corrente observado nos indutores é menor que na estratégia simétrica, resultando em
uma melhor definição de níveis intermediários e correntes de condução mais homogêneas nas
chaves. Neste caso, porém, as correntes médias das chaves não são exatamente as mesmas, já
que conduzem com razões cíclicas distintas (±15% em relação ao caso simétrico). O
programa LabWindows® reportou taxas de distorção harmônica de 5,46% e 14,56% para a
tensão e corrente na carga, respectivamente.
gnd
100 V/div
gnd
10 A/div
5 ms/div
(a)
(b)
Fig. 6.31 - Formas de onda para o modo assimétrico (100V/div; 10A/div/ 5ms/div).
De cima para baixo: (a) Tensão e corrente na carga; (b) Corrente de entrada e nos indutores.
168
(a)
(b)
Fig. 6.32 - Corrente nas chaves - modo assimétrico (10A/div, 5ms/div).
Amplitude(%)
De cima para baixo: (a) S1 a S4; (b) S5 a S8.
100
100
80
80
60
60
40
40
20
20
0
0
0
4
8
12
16
20
24
28
32
36
Harmônica (n)
(a)
40
0
4
8
12
16
20
24
28
32
36
40
Harmônica (n)
(b)
Fig. 6.33 - Espectro harmônico - modo assimétrico (a) tensão e (b) corrente na carga.
6.9.
Retificador de Tensão MNC
A célula genérica retificadora da Fig. 6.1b, permite compor o retificador MNC-2
células (cinco-níveis) tipo buck da Fig. 6.34, que já havia sido apresentado na Fig. 2.22 do
Capítulo 2. Conforme já mencionado, também aqui seria ideal utilizar um componente
semicondutor da família dos tiristores (e.g. GTO), já que é bidirecional em tensão. A
representação da chave com diodo em série é útil apenas para ressaltar esta característica.
169
Lo
Io
2
L1
S5
Io
S6
S7
S8
T
1
T2
v
Carga
S
S3
S
1
2
S
Io
2
L2
4
vo
Fig. 6.34 - Retificador MNC-2 células (cinco níveis) tipo buck monofásico.
Esta estrutura pode ser comandada por meio das mesmas estratégias usadas para o
conversor CSI MNC, porém com a vantagem de a tensão de entrada ser invariável. Isto
permite a operação com fator de potência quase unitário (a menos da THD da corrente de
entrada).
Os resultados de simulação apresentados na Fig. 6.35 comprovam esta teoria, tendo
sido obtidos por meio da seguinte estratégia assimétrica (seqüência de um período): 58325842-5742-6742-6741-6841-6831-6832. O arquivo de descrição de circuitos (“.cir”) de
simulação no programa Pspice® é apresentado no Apêndice A (retca_cc2cell.cir).
Nesta simulação foram utilizadas chaves “vswitch” e diodos em série, como
representado na Fig. 6.34.
Os parâmetros de simulação foram v=120Vrms (60Hz),
Lo=300mH, L1=L2=100mH, Ro=0,8Ω, RON=0,1Ω (resistência das chaves e diodos), α=30o e
φ=15o. Os valores utilizados para as indutâncias foram superdimensionados para reduzir as
ondulações de corrente e melhorar a visualização dos níveis intermediários. Em uma
implementação prática seria possível utilizar valores bem menores já que existe uma
tolerância para as diferenças entre os valores médios de corrente nas chaves. Deve-se ressaltar
que, como o valor de φ usado é muito pequeno, pode-se esperar que as diferenças de largura
de pulso entre as chaves seja em torno de ±8%, comparadas com o caso ideal (cf. Fig. 6.16).
Pode-se observar também da Fig. 6.35, que a tensão de saída (terceiro traço da letra a)
possui um patamar de zero em torno de -25V. Isto ocorre devido ao fluxo de 50A por quatro
170
elementos com resistência de condução de 0,1Ω. No caso ideal, portanto, este patamar seria
de zero volts.
A Fig. 6.36 mostra a corrente nas chaves, onde se percebe que todas conduzem
aproximadamente 50A, portanto a metade do valor da corrente na entrada. Seus valores
médios, entretanto, diferem (como esperado) de ±8% da situação ideal (razão cíclica igual a
50%), devido às diferenças nas larguras de pulso.
(a)
(b)
Fig. 6.35 - Formas de onda simuladas para o retificador buck MNC cinco-níveis
(a) De cima para baixo: tensão de entrada, corrente de entrada, tensão de saída (filtro+carga)
(b) De cima para baixo: Corrente de saída, corrente nos indutores de equilíbrio, tensão em L1
171
Fig. 6.36 - Correntes nas chaves para o retificador buck - cinco níveis.
O valor da tensão e corrente de saída pode ser estimado teoricamente para o caso
genérico, quando se utiliza a estratégia empregada na simulação anterior. Para auxiliar este
desenvolvimento pode-se empregar o gráfico da Fig. 6.37.
Fig. 6.37 - Formas de onda para determinação do valor médio de vo.
Pelas informações da Fig. 6.37, pode-se escrever:
172
π
voMédio
α
2
φ
1.
π
2
Vsen( θ ) d θ
α
2
.
( 6.17)
Onde V é o valor eficaz da tensão de entrada, v, e θ=ωt é a representação do tempo em
grandeza angular. O resultado de (6.17) é:
VoMédio =
2 ⋅V ⎡ ⎛ 1
⎞
⎛ 1 ⎞⎤
⋅ ⎢cos⎜ α + Φ ⎟ + cos⎜ α ⎟⎥ .
π
⎠
⎝ 2 ⎠⎦
⎣ ⎝2
( 6.18)
Da equação (6.18) percebe-se que o maior valor de voMédio é atingido quando α=φ=0.
Nesta situação a tensão média de saída vale 0,64 2 V=0,9V (ou 0,64Vpico). Desta forma a
tensão média de saída é sempre menor que o valor eficaz ou o valor de pico da tensão de
entrada, justificando assim a denominação ‘retificador buck’.
Através de (6.18) também fica fácil obter o valor da corrente média de saída, que pode
ser encontrado dividindo-se voMédio pelo valor de Ro (no caso de carga resistiva). Também é
possível encontrar o valor do fator de potência, FP, através da seguinte equação:
FP =
cos(ϕ1 )
1 + (THD) 2
.
( 6.19)
Onde ϕ1 é a defasagem entre a componente fundamental da corrente e a tensão de
entrada (neste caso, igual a zero). Por outro lado, utilizando as equações (6.5) e (6.8) para
α=30o e φ=15o pode-se encontrar os valores eficazes das correntes fundamental e total que
são 82,47A e 84,16A, respectivamente. Substituindo estas quantidades em (6.6) e tomando o
valor não-percentual da THD e, finalmente, substituindo em (6.19), obtém-se FP=0,98.
173
São evidentes as possibilidades de aplicação para a estrutura apresentada nesta seção.
Ela pode atuar por exemplo com fluxo de potência reversível, situação em que ora funciona
como inversor, ora como retificador, apresentando um espectro harmônico reduzido sem o
uso de modulação em alta freqüência. Estes atrativos certamente qualificam as estruturas
mostradas neste capítulo para aplicações em altas potências.
O assunto da última Seção deste capítulo foi abordado neste trabalho durante um
curto espaço de tempo, sendo sugerido como objeto de estudos mais aprofundados no futuro.
6.10. Conclusões
Neste capítulo foram mostrados os detalhes de adaptação da célula MNC aos
inversores de corrente e retificadores de tensão. Por meio de estratégias de comando
adequadas, os níveis de corrente nos indutores de grampeamento são transferidos para a
malha de tensão da célula MNC, ou seja, a malha que envolve os terminais T1 e T2. É possível,
assim, otimizar o conteúdo harmônico do conversor ou mesmo eliminar componentes
harmônicos específicos. Para o conversor MNC de duas células (cinco níveis) foram
apresentadas as estratégias de chaveamento simétrica (equilíbrio em um ciclo) e assimétrica
(equilíbrio em dois ciclos). Para os conversores com três ou mais células de comutação devese recorrer a um algoritmo computacional capaz de selecionar a estratégia adequada.
Resultados experimentais, para o inversor de corrente cinco níveis, foram apresentados e
confirmaram os resultados teóricos e simulados. A topologia trifásica do inversor MNC foi
sugerida, mas a geração da estratégia de comando foi proposta como continuidade do
trabalho. O retificador de tensão (ou tipo buck) MNC também foi estudado, revelando-se
vantajoso na obtenção de um fator de potência de entrada quase-unitário, sem a necessidade
de modulação em alta freqüência. Concluiu-se também que o conversor MNC pode ser usado
como estrutura de controle bidirecional do fluxo de potência. As estruturas deste capítulo,
sobretudo em sua forma trifásica, parecem constituir uma aplicação promissora em sistemas
SMES.
174
Capítulo 7.
Um Pré-Regulador de 3,2 kW com FP Unitário e
Comutação Suave em Tensão
N
este capítulo pretende-se mostrar um exemplo prático de aplicação da
célula MNC a um pré-regulador com fator de potência (FP) unitário,
operando com comutação suave (sem dissipação de energia) durante o
chaveamento das chaves do conversor principal. Um tal sistema possui
aplicação garantida em fontes de potência em Telecomunicações. Parte dos resultados
discutidos e apresentados aqui foram publicados em [65].
7.1.
Definição do Sistema
O circuito proposto deve retificar e fazer uma primeira regulagem da tensão da rede,
para que um segundo conversor atenda à carga com as exigências finais de tensão, potência e
regulação. Esta configuração está esquematicamente representada na Fig. 7.1.
2
1
+
220Vrms
-
400 Vcc
3
PRÉ-REGULADOR
REGULADOR
COM ALTO FP E
CHAVEADO DE
ALTO RENDIMENTO
SAÍDA
60Vcc, 50A
RETIFICADOR DE
ENTRADA TIRISTORIZADO
COM “SOFT-START”
Fig. 7.1 - Diagrama de blocos da unidade retificadora.
O bloco 1 consiste de uma ponte semi-controlada a tiristores responsável pela
retificação inicial da tensão de alimentação (rede). Este circuito recebe um sinal de comando
que viabiliza a partida progressiva (“soft-start”) da unidade retificadora que, após um tempo
determinado, passa a atuar com ângulo de disparo mínimo emulando uma ponte convencional
a diodos. O bloco 2 é responsável pela pré-regulação, correção do fator de potência e
eliminação das perdas de chaveamento do sistema. O bloco 3 realizará o ajuste final da tensão
de saída, conforme as especificações exigidas pelo usuário.
O projeto de todo o sistema foi encomendado ao INEP/UFSC pela empresa paulista
Microlite Ltda., que especificou uma potência máxima de trabalho de 3,2 kW. Tal exigência
visa atender às recentes normas da Telebrás que orientam sobre as limitações de EMI e FP de
175
unidades retificadoras monofásicas de até 5760W [66]. Neste capítulo serão apresentados os
detalhes de implementação do bloco 2 da Fig. 7.1, além de algumas informações sobre a etapa
retificadora. Para informações sobre o bloco 3 pode-se consultar [77].
Nos últimos anos o conversor boost convencional tem sido largamente utilizado como
circuito pré-regulador chaveado, podendo apresentar fator de potência muito próximo da
unidade [67]. Os principais motivos de sua utilização são: facilidade de projeto do sistema,
baixo custo, concordância com as normas de controle de harmônicos e EMI. A Fig. 7.2
mostra o circuito básico empregado nestes sistemas de alto FP, bem como as formas de onda
teóricas principais. Na prática tanto a corrente em Lf quanto a corrente de entrada possuem
uma ondulação em torno do valor ideal. Esta ondulação depende, entre outras coisas, do valor
de Lf, da freqüência de chaveamento e da técnica de controle. As técnicas de controle que
determinam uma corrente no indutor do tipo condução contínua (CCM) aproveitam melhor
este elemento, apresentam melhor rendimento e oferecem melhor qualidade e facilidade de
filtragem. Por estas razões decidiu-se utilizar esta alternativa no projeto proposto
if
Lf
D
⇒
+
v
Para a carga
sensor
ii
S
-
v (t ) = 2Vsen(ωt)
Vo
Controle e
Geração
de Pulsos
Fig. 7.2 - Pré regulador monofásico com alto FP.
Por causa dos atrativos mencionados no parágrafo anterior, optou-se por implementar
o pré-regulador do sistema por meio de um conversor boost, utilizando controle do FP
monitorando a corrente média instantânea, como empregado em [68] (ou [69]). Neste caso, o
controle de corrente é feito através de um controlador PI e um sensor que monitora a corrente
de entrada e compara com a senóide retificada. Circuitos integrados especiais são disponíveis
no mercado de componentes eletrônicos, sendo capazes de englobar todo este sistema de
controle e geração de pulsos, como é o caso do UC3854 da Unitrode [70]. O diagrama de
blocos básico deste circuito integrado é mostrado na Fig. 7.3.
176
Fig. 7.3 - Diagrama de blocos do circuito integrado UC3854® da Unitrode™.
Este integrado monitora a forma de onda senoidal retificada (pino 6 e 8) para usá-la
como referência da corrente a ser imposta (pino 5). Este sinal é comparado com a corrente do
sensor (pino 4), que normalmente é do tipo resisitivo. Uma dente-de-serra com a freqüência
de chaveamento é gerada (pino 14) sendo comparada com a rede controladora que é
conectada à entrada inversora e saída do amplificador operacional interno (pino 4 e 3,
respectivamente). Este sinal é finalmente tratado e levado ao gate por meio de um “driver” de
potência (“push-pull” com saída no pino16), sendo usado como pulso de gate com razão
cíclica variável em função do erro de tensão e corrente. A realimentação para controle da
tensão de saída é feita através do pino 11. Para este fim, emprega-se um filtro passa-baixa
implementado através de outro operacional interno (cujas entrada inversora e saída são os
pinos 11 e 7, respectivamente), visando evitar ondulação de 120 Hz na saída. O integrado
ainda possui um sistema de limitação de corrente (pino 2). Detalhes do projeto da rede
controladora de corrente serão apresentados na Seção 7.3.
Como pode ser visto da Fig. 7.2, a corrente em Lf é uma senóide retificada. Para que
esta forma de onda ocorra a razão cíclica deve adequar-se a cada período de chaveamento, já
que se deseja uma tensão de saída fixa, Vo. Por outro lado, a relação geral entre as tensões em
um conversor boost vale para todo o período da senóide de entrada. Assim, pode-se escrever:
177
Vo
1
v( θ ) 1
d( θ )
( 7.1)
Onde θ=ωt e d(θ) é a razão cíclica variável no tempo (ou em função da ângulo
elétrico). Usando a definição da tensão de entrada mostrada na Fig. 7.2 pode-se escrever:
d( θ ) 1
2. V .
Vo
sen( θ )
( 7.2)
Na realidade, a razão cíclica só varia a cada período de chaveamento, TS, porque é
uma variável discreta. Quando porém, TS, for muito inferior ao período da senóide de entrada
a equação (7.2) pode ser considerada como uma aproximação muito razoável. Desta
expressão entende-se que
2 V deve ser menor que Vo. Do contrário d(θ) teria que ser
negativo quando θ fosse igual a 90ο. Para este ângulo a razão cíclica assume seu valor
mínimo, que vale:
dmin d( 90 o ) 1
.
2V
Vo
( 7.3)
Para a técnica de controle pela corrente média a freqüência de chaveamento, fS, é fixa.
Deve-se lembrar, ainda, que durante o tempo em que S está fechada {d(θ).TS} a tensão de
entrada está sobre Lf. Admitindo que durante este intervalo v(θ) é fixa, pode-se escrever:
v( θ )
Lf. ∆ i( θ )
d( θ ) . Ts
( 7.4)
Onde ∆i(θ) é a variação ou ondulação de corrente em função do tempo (ou ângulo),
em torno do valor instantâneo desejado. Substituindo a definição de v(θ) e (7.2) em (7.4)
pode-se obter:
∆i (θ ) n =
∆i (θ ) ⋅ L f
⎡
⎤
2 ⋅V
= sen(θ ) ⎢1 −
sen(θ )⎥
VO
TS ⋅ 2 ⋅ V
⎣
⎦
( 7.5)
Onde ∆i(θ)n é o a ondulação normalizada. Pode-se encontrar o máximo valor da
ondulação (e o ângulo para o qual ocorre, θmax) derivando (7.5) em função de θ e igualando o
resultado a zero. Isto fornece:
⎛ 2 ⋅ VO
⎝ 4 ⋅V
θ max = arcsen⎜⎜
⎞
⎟
⎟
⎠
( 7.6)
178
Substituindo este valor em (7.5) chega-se a:
Vo. 2
8. V
∆ imxn
( 7.7)
Onde ∆imxn é a ondulação máxima normalizada. Adotando agora V=220V e Vo=400V
pode-se representar (7.2), (7.3), (7.5) e (7.7) graficamente, como mostrado nas figuras Fig. 7.4
e Fig. 7.5. Para estes valores de tensão a equação (7.6) fornece θ=40o ou θ=140o e a equação
(7.7) revela que ∆imxn vale 0,32. As informações aqui apresentadas serão úteis para o projeto
do conversor, conforme descrito na Seção 7.3.
1
Razão Cíclica
0.8
0.6
0.4
1
0.2
2. V
Vo
0
0
45
90
135
180
Fig. 7.4 - Representação gráfica da razão
cíclica em função de θ.
θ [o]
Ondulação Normalizada
0.4
Vo. 2
8. V
0.3
0.2
0.1
0
0
45
90
θ []
o
135
180
Fig. 7.5 - Representação gráfica da
ondulação normalizada em função de θ.
É evidente que seria possível utilizar outra técnica de controle da corrente de entrada,
tal como o comando por histerese constante [67], controle por histerese variável, [71] e [72],
ou controle por valores de pico e compensação de rampa [73]. Em qualquer caso, porém,
exige-se que a técnica empregada determine uma corrente em Lf no modo de condução
contínua.
179
Em função das necessidades de redução de volume da estrutura, planejou-se empregar
uma freqüência de chaveamento de 70kHz. Entretanto, com esta freqüência e na faixa de
potência exigida, as perdas de chaveamento passam a exigir um volume (e peso) considerável
para os dissipadores de calor. Assim, uma estrutura que viabilize a comutação suave dos
componentes semicondutores do conversor boost deve ser associada ao sistema, objetivando
tanto a compactação quanto o aumento de rendimento da estrutura.
O trabalho realizado por Gaidzinski&Barbi, publicado nas referências [68] e [69],
envolveu uma consolidação de tecnologia na faixa de potência de 1,6 kW e empregava
MOSFETs como chave de potência. De forma a aproveitar as informações e conclusões
geradas naquele trabalho imaginou-se construir a estrutura de 3,2 kW baseada em dois
módulos de 1,6 kW, associados em paralelo através da técnica MNC de paralelismo (cf.
Capítulo 4). Desta forma, em linhas gerais, o sistema assume a forma esquematizada na
Fig. 7.6, onde a célula MNC está evidenciada.
D1
if
Lf
L1
+
D2
M1 M2
v
ii
Célula MNC
Sistema
Comutação
Suave
⇒
Para a carga
Vo
sensor
UC 3854
"Controle por Corrente Média"
Fig. 7.6 - Diagrama de blocos do pré-regulador com alto FP e alto rendimento.
Este sistema também poderia ser implementado com apenas uma célula de comutação
[74], ou ainda usando módulos menores como na técnica de “interleaving” [22]. Mas estas
alternativas reportam grandes dificuldades de implementação, equilíbrio de correntes ou
otimização de layout, inconvenientes praticamente inexistentes na técnica MNC de
paralelismo, como discutido no Capítulo 4.
Existem várias formas de se incorporar um sistema de comutação não-dissipativa ao
circuito da Fig. 7.6. Uma discussão básica sobre este assunto é apresentada na próxima seção.
180
7.2.
Comutação Não-Dissipativa
Durante a operação de um conversor eletrônico as chaves semicondutoras de potência
dissipam (ou perdem) energia de diversas formas. Em geral, estes elementos respondem pela
maior parte das perdas do conversor sendo responsáveis pela redução do rendimento do
equipamento. Os semicondutores usados em chaveamento perdem energia quando estão
bloqueados, quando conduzem, quando comutam (passam de um estado para outro) ou
quando recebem um pulso de comando para condução (às vezes para o corte também,
dependendo do dispositivo). Basicamente isto acontece porque os elementos não são ideais.
Quando os componentes estão no estado bloqueado eles ainda conduzem “alguma” corrente,
já que seu comportamento no bloqueio não é o de uma resistência infinita. Quando estão no
estado de condução eles ainda assumem “alguma” tensão, já que seu comportamento de
condução não é o de um curto-circuito. Quando comutam não passam de um estado para outro
instantaneamente. Quando recebem um pulso de comando não são uma fonte controlada de
tensão ideal.
As perdas de bloqueio e de comando são, em geral, desprezíveis para a maioria dos
componentes, quando comparadas com as perdas de condução. Em conversores que operam
com freqüência baixa as perdas de chaveamento também são insignificantes. O valor máximo
da freqüência de chaveamento para validar esta afirmativa, entretanto, varia de um
componente para outro (e.g. cerca de 2 kHz em tiristores, 20 kHz em IGBTs, etc.).
Porém, com a tendência de miniaturização (redução de volume e peso) dos
conversores e equipamentos, a operação com freqüências elevadas (>50 kHz até a faixa de
MHz) tornou-se uma necessidade. Nestas condições os componentes reativos integrantes do
conversor, ou elementos externos de filtragem, podem ser significativamente reduzidos em
tamanho, numa taxa inversamente proporcional ao crescimento da freqüência. Por outro lado,
as perdas de chaveamento também aumentam consideravelmente com a freqüência. Isto
ocorre porque os tempos gastos durante a entrada em condução e bloqueio são mais ou menos
fixos (podendo, entretanto, variar com a tensão, corrente ou temperatura). A Fig. 7.7 ilustra
graficamente, de uma forma simplificada, as perdas de uma chave semicondutora de potência,
ressaltando as perdas de chaveamento.
181
Período de Chaveamento
v(t)
OFF
ON
OFF
i(t)
0
t
p(t)=v(t).i(t)
perdas OFF
0
t on
Tempo de
Entrada em Condução
perdas ON
perdas OFF
t off
t
Tempo de
Bloqueio
Fig. 7.7 - Perdas principais de um componente semicondutor de potência.
Os tempos ton e toff, na Fig. 7.7, representam os tempos necessários para uma chave
entrar em condução e ser bloqueada, respectivamente. O primeiro inclui o atraso de condução
(“turn-on delay time”) e o tempo de subida (“rise time”). O segundo envolve o atraso de
bloqueio (“turn-off delay time”) e o tempo de descida da corrente (“fall time”). Estes
parâmetros são normalmente especificados pelos fabricantes e variam de componente para
componente e de tecnologia para tecnologia. Os IGBTs, por exemplo, são mais lentos no
bloqueio quando comparados aos MOSFETs, devido à sua corrente de cauda. São, por esse
motivo, menos eficientes no chaveamento.
Ora, sabe-se que, para um determinado dispositivo, os tempos ton e toff
são
aproximadamente fixos, o que significa que as perdas de chaveamento são mais significativas,
no cômputo da potência média perdida total, quanto menor for o período de chaveamento. Por
este motivo os engenheiros utilizaram no passado, e ainda usam, circuitos para redução de
esforços e minimização de perdas nos componentes semicondutores, geralmente denominados
circuitos supressores ou “snubbers”.
Mais recentemente foram propostas redes auxiliares de auxílio à comutação que
esperam a tensão ou a corrente caírem a zero para efetivamente ligarem ou desligarem um
dispositivo, respectivamente. No primeiro caso a comutação ocorre com tensão nula, em geral
referenciada pelo acrônimo ZVS (“Zero Voltage Switching”). No segundo caso, diz-se que a
comutação se dá com corrente nula, ou
ZCS (“Zero Current Switching”). Estes dois
processos podem estar presentes em determinadas técnicas de comutação suave. Dependendo
da chave semicondutora empregada um determinado tipo de técnica de comutação suave
torna-se mais adequada ou não. Como mencionado, os IGBTs possuem normalmente uma
corrente de cauda no bloqueio, o que acentua as perdas no corte. Por esta razão é mais
182
recomendável empregar uma técnica ZCS de comutação suave quando estes elementos forem
utilizados. Por outro lado, técnicas ZVS têm sido mais empregadas em conversores à
MOSFET, já que se beneficiam da maior capacitância “drain-source” destes elementos. Nesta
situação é até possível prescindir de elementos capacitivos externos no processo de
ressonância da comutação.
Uma grande variedade de técnicas de comutação ZVS tem sido proposta nos últimos
anos. Conversores quasi-ressonantes (QRC), multi-ressonantes (MRC), “quasi-square wave”
ressonantes (QSC) e outros podem operar com comutação suave em tensão mas, em geral,
impõem às chaves e demais elementos consideráveis esforços de tensão ou corrente (ou
ambos) [75]. Mais recentemente, as técnicas ZVT-VPEC e ZVS-INEP foram propostas e
apresentam desempenho muito superior às demais, já que impõem às chaves mínimos
esforços de tensão ou corrente (de forma muito similar aos ocorridos numa comutação PWM
dissipativa convencional).
A técnica ZVT (“Zero Voltage Transition”) foi proposta em 1992 pelo Virginia Power
Electronics Center - VPEC, sendo mostrada na Fig. 7.8 adaptada ao conversor boost [75].
D
Cr
If
M
Lr
Sa
Da
Vo
Fig. 7.8 - Conversor boost com rede ZVT de comutação suave.
Na Fig. 7.8 a rede ZVT foi destacada e envolve uma chave auxiliar, Sa, um diodo
auxiliar, Da, e um indutor de ressonância, Lr. Conforme mencionado, o capacitor de
ressonância, Cr, pode ser considerado como sendo a capacitância parasita “drain-source” do
MOSFET. Para efeito de análise a corrente no indutor de entrada, If, e a tensão de saída, Vo,
são admitidas constantes durante a comutação; e os elementos semicondutores são
considerados ideais.
Resumidamente o processo de comutação suave tem sete etapas e inicia-se quando o
diodo D está conduzindo em roda-livre. No início da primeira etapa a chave Sa é disparada
(entrada ZCS) e o indutor Lr começa a se carregar linearmente, já que está polarizado com a
tensão de saída Vo por meio de D. Quando a corrente em Lr atinge a corrente de entrada, If, o
diodo D sai de condução (bloqueio ZVS) e começa a segunda etapa com a ressonância entre
183
Lr e Cr. A tensão de Cr, que valia Vo, começa a cair até zero, momento em que o diodo antiparalelo de M entra em condução, configurando a terceira etapa. Este é o momento adequado
para início de condução de M (entrada ZVS) e posterior corte de Sa. Na quarta etapa Sa sai de
condução e Lr descarrega-se linearmente até zero através de Da (que entra em condução
dissipativa). Quando a corrente em Lr zera, Da também sai de condução (bloqueio ZCS). Na
quinta etapa o processo é totalmente idêntico a um conversor convencional com M em
condução. Na sexta etapa, quando M recebe o sinal de bloqueio, seu capacitor intrínseco, Cr,
carrega-se linearmente de zero até Vo em função da corrente de entrada If, configurando um
bloqueio ZVS de M. Ao final deste processo começa a sétima etapa, onde D passa a conduzir
em roda livre (com entrada em condução ZVS) e o processo inicia outro ciclo. A Fig. 7.9
mostra o plano de fase envolvendo todas as etapas.
i Lr
3
2
4
If
1
5
6
7
0
Vo
v Cr
Fig. 7.9 - Plano de fase do processo ZVT para o conversor boost.
Em função do bloqueio dissipativo da chave auxiliar, Sa, recomenda-se que ela
também seja um MOSFET, devido ao menor tempo de bloqueio (e menores perdas que um
IGBT). Em determinadas aplicações práticas pode ser necessária a adoção de um indutor
saturado em série com o indutor ressonante para supressão de oscilações espúrias, bem como
um diodo rápido em série com estes elementos para evitar a condução do diodo anti-paralelo
intrínseco à chave auxiliar [75].
A técnica ZVS-INEP foi proposta em 1993 pelo Instituto de Eletrônica de Potência da
UFSC, sendo mostrada na Fig. 7.10 adaptada ao conversor boost [76]. Como pode ser visto,
esta técnica emprega uma fonte de tensão adicional no processo de comutação. Este elemento
é importante no processo de bloqueio não-dissipativo da chave auxiliar. A Fig. 7.10b mostra
uma maneira prática de implementação deste elemento.
184
D
Sa
If
Cr
Da
Va
M
Dm
Da
Cr
If
Lr
Vo
Vo
Va
Sa
M
Lr
(a)
(b)
Fig. 7.10 - Técnica ZVS-INEP aplicada ao conversor boost.
(a) Circuito ideal; (b) sugestão para implementação prática.
O funcionamento do circuito ZVS da Fig. 7.10 envolve sete etapas e pode ser
explicado admitindo-se, inicialmente, que o diodo boost D conduz em roda-livre (e,
conseqüentemente, Cr está descarregado). Na primeira etapa a chave Sa é disparada e a
corrente em Lr começa a crescer linearmente. A segunda etapa inicia quando esta corrente
atinge If e o diodo D entra em corte por ação ZVS devido à presença de Cr em paralelo. Nesta
etapa ocorre a ressonância entre Lr e Cr, situação que faz crescer a corrente ressonante bem
como a tensão em Cr (no sentido indicado na figura). A terceira etapa tem início quando esta
tensão atinge Vo. Neste momento a tensão sobre M atinge zero e seu diodo anti-paralelo
começa a conduzir, descarregando Lr. Este é o momento oportuno para disparar M (que entra
em condução ZVS). Entretanto, a corrente neste elemento só se torna positiva quando a
corrente em Lr cai a If e o diodo anti-paralelo deixa de conduzir. Neste instante começa a
quarta etapa com a corrente em M crescendo e no indutor ressonante decrescendo linearmente
(em função da tensão em oposição Va). Quando a corrente em Lr cai a zero a chave auxiliar Sa
sai de condução por uma transição suave de corrente, ZCS. Na quinta etapa existe apenas a
etapa boost convencional com M conduzindo, D cortado, Lr descarregado e Cr carregado com
Vo. Na sexta etapa M recebe um sinal de bloqueio e sai de condução por transição ZVS,
devido à sua capacitância parasita (não representada na figura). Nesta etapa Cr descarrega
linearmente até zero. Na sétima etapa, que é a mesma condição considerada no início, D
novamente conduz (entrada em condução ZVS) e o processo pode reiniciar no momento
oportuno (ciclo seguinte).
A Fig. 7.11 mostra a representação simbólica destas etapas em um plano de fases.
185
i Lr
2
3
If
4
1
7
6
0
5
Vo
v Cr
Fig. 7.11 - Plano de fase da técnica ZVS-INEP para o conversor boost.
Pela comparação das descrições de funcionamento destas duas técnicas e dos planos
de fase da Fig. 7.9 e Fig. 7.11 pode-se perceber que elas têm muito em comum. Ambas
possuem sete estados de funcionamento, apenas um estado ressonante e permitem a
comutação suave das chaves principais (M e D). Ainda, nos dois casos, a rede auxiliar exige
componentes semicondutores dimensionados para uma fração reduzida de corrente e potência,
quando comparados aos componentes principais.
No entanto, a técnica ZVT possui a vantagem de exigir um número menor de
componentes auxiliares (se for desconsiderada a estrutura L-D extra para redução de
oscilações espúrias). Por outro lado, a técnica ZVS-INEP viabiliza o bloqueio ZCS da chave
auxiliar, Sa, determinando uma menor potência dissipada, melhor rendimento, menor volume
e peso do dissipador necessário. As duas técnicas constituem, portanto, excelentes opções em
uma implementação prática.
As duas alternativas de comutação suave, descritas nesta seção, podem ainda ser
otimizadas pelo uso do comando via tiristor dual [78], [79]. Por esta técnica a chave principal
pode receber um sinal de comando em qualquer instante, mas só entrará em condução quando
a tensão em seus terminais cair a zero (ou, na prática, próximo de zero). Este é o
comportamento exatamente dual do tiristor convencional, por isso a denominação empregada.
A Fig. 7.12 mostra uma maneira simplificada de se representar este elemento, onde ficam
distintos o ponto de comando externo e o gate interno efetivo do dispositivo. O esquema
utilizou um MOSFET, mas poderia ser aplicado a um transistor bipolar, IGBT, etc.
186
drain
vds
Comando
vgate
source
Fig. 7.12 - Tiristor dual.
Optou-se neste trabalho por implementar o sistema proposto utilizando a técnica ZVT
sugerindo, como desenvolvimento futuro, o emprego e comparações em relação à técnica
ZVS-INEP. Assim, a forma final do circuito a ser implementado é a da Fig. 7.13, onde foram
utilizados dois diodos adicionais, Da1 e Da2, a fim de evitar o uso de dois indutores
ressonantes (mais pesados e mais volumosos).
D1
if
Lf
D2
L1
Da1
Lr
+
⇒
Para a carga
Da3
v
Da2
ii
sensor
-
M1
M2
Sa
Vo
ZVT
UC 3854
"Controle por Corrente Média"
Fig. 7.13 - Pré-regulador boost ZVT com FP unitário.
A Fig. 7.14 mostra os resultados simulados para um conversor boost MNC-2 células
empregando a rede ZVT mostrada na Fig. 7.13, bem como o conceito de tiristor dual. Não foi
incluído na simulação o processo de correção de fator de potência, a fim de dar ênfase ao
funcionamento da técnica de comutação suave. A simulação empregou elementos “quaseideais” com os seguintes parâmetros: If=20A; V0=400V; fS=71,4 kHz; L1=15µH; Lr=10µH e
Cr1=Cr2=2nF (capacitores ressonantes). O arquivo de descrição de circuitos (“.cir”) é
mostrado no Apêndice A (b2izvtid.cir). A
Fig. 7.14a revela, principalmente, o bom
funcionamento do tiristor dual que libera o pulso de gate para as chaves apenas quando a
tensão no capacitor ressonante cai a zero. Na Fig. 7.14b observa-se que as duas chaves entram
187
e saem de condução com comutação ZVS. Em outras palavras, a corrente só circula na chave
quando a tensão em seus terminais cai a zero. Durante o bloqueio o mesmo se verifica, pelo
crescimento da tensão após a queda da corrente. Deve-se observar, ainda, que o objetivo
básico da técnica de paralelismo é preservado, já que as chaves conduzem uma corrente que é
a metade da corrente de entrada (20÷2=10A). Detalhes sobre o projeto da rede auxiliar ZVT,
bem como do sistema como um todo, serão apresentados na próxima seção.
(a)
(b)
Fig. 7.14 - Comutação suave no conversor boost MNC-2 células.
De cima para baixo: (a) corrente em Lr, tensão em Cr1; comandos e gate interno do tiristor dual;
(b) tensão em S1, tensão em S2, corrente em S1 e corrente em S2.
7.3.
Orientações de Projeto
Antes da escolha dos elementos principais do sistema da Fig. 7.13, deve-se quantificar
as grandezas elétricas propostas. Para uma potência de 3,2 kW máxima na carga e supondo
um rendimento da estrutura de 95% a potência de entrada máxima será 3,4kW. Admitindo
±15% de variação na tensão de entrada o pior caso de corrente ocorre para uma tensão de
187Vrms. Nesta situação a corrente de entrada será de 18,2Arms ou 25,7A de pico. Nesta
situação as chaves irão conduzir uma corrente máxima de 12,9A (desconsiderando o ripple).
188
É evidente que, com uma tensão de saída de 400V fixa, a carga se comportará como uma
resistência mínima de 50Ω.
O valor da indutância de entrada, Lf, pode ser calculado de forma a reduzir a
ondulação absoluta máxima de corrente de entrada, ∆imax . O valor máximo do ripple
normalizado é dado por (7.7), que substituído em (7.5) fornece:
Lf ≥
Vo Ts
4 ∆i max
( 7.8)
Pode-se projetar o indutor aceitando uma ondulação máxima de 20% na corrente
(entrada ou em Lf), o que para os valores propostos significam 4,52A. Para uma freqüência de
70kHz, TS vale 14,2µs. Substituindo estes valores em (7.8) encontra-se Lf ≥ 314,2 µH. Se um
ripple de 10% for exigido este valor deve ser dobrado. Neste projeto será empregado
Lf=700µH, porém um resultado muito satisfatório ainda seria alcançado com metade deste
valor (bastando apenas acrescentar uma pequena filtragem capacitiva adicional no lado ca).
O indutor de grampeamento, L1, pode ser calculado por (4.7) sem o fator
multiplicativo 2 (que só é usado para n ≥3). Sabe-se ainda que os MOSFETs são dispositivos
mais rápidos que os IGBTs, apresentando menores divergências no chaveamento. Assim, com
m=1,2; n=2; VMAX=V0=400V; ∆t=20ns e IC=If=25,7A encontra-se Lf=7,4µH. Um indutor de
10µH foi utilizado no protótipo experimental.
Os componentes semicondutores principais (M1, M2, D1 e D2) podem ser
dimensionados através de simplificações nas descrições de suas variações no tempo[80].
Além disso, sabe-se que os MOSFETs são escolhidos basicamente por sua corrente eficaz,
enquanto que os diodos são determinados por sua corrente média. A corrente instantânea
nestes elementos é sempre a metade da corrente, if, no indutor boost. Desprezando a
ondulação desta corrente pode-se escrever:
if (θ) =
2P
sen(θ) = I p sen(θ)
V
( 7.9)
Onde P é a potência máxima e V é a tensão eficaz de entrada mínima, para o pior caso.
Assim, metade deste valor está ora circulando no MOSFET [durante d(θ)], ora circulando no
diodo [durante 1-d(θ)]. Observando a evolução da razão cíclica d(θ), representada
graficamente na Fig. 7.4, nota-se que as chaves conduzem mais nas proximidades dos pontos
de zero da tensão (ou corrente). Na metade do semi-período a razão cíclica é mínima e as
chaves apresentam uma baixa corrente média instantânea e grande esforço de corrente. Por
189
outro lado, os diodos apresentam uma corrente média que evolui senoidalmente, com
máximos nas metades dos semi-períodos (o que pode ser entendido invertendo-se o gráfico da
Fig. 7.4, que é o mesmo que subtrair de um cada ponto da figura). Esta característica constitui
uma formação mais adequada para ser descrita no tempo por sua variação média instantânea,
que pode ser expressa por:
iD (θ) = if (θ).[1 − d (θ)]
( 7.10)
Substituindo a definição de d(θ), dada por (7.2), na equação (7.10) pode-se determinar
o valor médio da corrente no diodo através de:
π
iDmed
Ip
2. V
sen( θ )
sen ( θ ) d θ
Vo
2
1.
π
0
( 7.11)
Que resolvendo dá:
iDmed
Ip. 2. V P
4. Vo 2. Vo
( 7.12)
Também é possível encontrar o valor eficaz da corrente no diodo através da expressão:
π
iDrms
1.
π
0
2
Ip
.
sen( θ ) . 2 V sen( θ ) d θ
2
Vo
( 7.13)
Cuja solução é:
iDrms
3. V. Ip
4. Vo
( 7.14)
Outra informação geral, a respeito dos conversores cc-cc é:
ifrms2 = iSrms2 + iDrms 2
( 7.15)
Onde ifrms e iSrms são as correntes eficazes no indutor Lf e nas chaves ativas,
respectivamente. No caso do paralelismo a corrente de entrada deve ser reduzida à metade.
Desta forma, a corrente eficaz à esquerda do sinal de igualdade em (7.15) vale:
ifrms =
Ip
2 2
( 7.16)
190
Assim, substituindo esta informação e (7.14) em (7.15) pode-se encontrar:
Ip2
iSrms
8
3. V. Ip
4. V
2
o
Ip
. 2.V 2
o
4. V
3. V2
o
( 7.17)
Existe, porém uma abordagem mais rigorosa para o cálculo da corrente eficaz nas
chaves ativas do conversor boost PFC. Ela consiste em integrar o somatório dos quadrados
das correntes para cada período de chaveamento (aproximando a corrente na chave pela
metade da corrente instantânea no indutor boost e excluindo o ripple) até o fim do semiperíodo. Finalmente este resultado é multiplicado por 2/T, onde T é o período da senóide.
Deste produto é, então, extraída a raiz quadrada:
M
iSrms
1
k .TS
d ( ( k ) .TS ) . TS
P. 2
sen ( 2 π f k TS )
2. V
2.
T
k =0
k .TS
2
dt
.
( 7.18)
Onde M é o número de períodos de TS contidos em ½ T. Em outras palavras M vale
fS/(2f), sendo f a freqüência da senóide. A equação (7.18) é mais facilmente computada com o
auxílio de um software de apoio matemático, como o MathCad®.
Finalmente, usando os valores para o pior caso, determinados no primeiro parágrafo
desta seção, a corrente eficaz nos MOSFETs será 7,38A por (7.17) ou 6,13A, por (7.18). O
segundo resultado é mais preciso, porém mais trabalhoso (não é fruto de uma equação direta).
O primeiro cálculo, apesar de impreciso, pode ser empregado já que orienta um projeto com
maior margem de segurança.
Usando os mesmo valores de pior caso para (7.12), encontra-se que a corrente média
no diodo vale 4,3A. Observando ainda os valores de pico repetitivo e tensão reversa resolveuse adotar o MOSFET IRFP450 (500V; 8,8A@100oC; 0,4Ω) e diodos MUR850 (500V,
8Acc/16Amax).
Os elementos ressonantes podem ser escolhidos de forma que a transição suave ocorra
durante um intervalo desprezível, comparado ao período de chaveamento TS. Para a técnica
ZVT, o tempo de comutação, tC, dura [75]:
tC =
Lr i f
Vo
+
π
Lr Cr
2
( 7.19)
191
Onde if é a corrente na entrada da célula, que no paralelismo é a metade da corrente no
indutor Lf. Deve-se observar ainda que esta corrente varia em todo o semi-período da tensão
da rede. Assim, a comutação demora mais na metade do semi-período, ou seja, em θ=90o.
Nesta condição a corrente vale, para o pior caso, cerca de 13A. Adotando arbitrariamente
Lr=10µH e impondo à comutação um máximo de 5% do período de chaveamento (0,7µs para
um chaveamento de 70kHz), encontra-se que o capacitor ressonante deve ser menor que
5,7nF. Deve-se lembrar ainda que, deste valor, pode ser subtraído o valor das capacitâncias
intrínsecas do diodo e do MOSFET, para cada célula. Para os componentes adotados isto
significa uma capacitância extra menor que 2nF.
Apesar do indutor ressonante ser de mesma indutância que o indutor de equilíbrio, a
construção física deles difere. Isto ocorre porque o indutor de equilíbrio atua como uma fonte
de corrente com ondulação desprezível, o que não é verdade para o indutor de ressonância.
Assim, o projeto deste último deve levar em consideração a particularidade da alta freqüência
na corrente (efeito “skin”). Alguns detalhes sobre a implementação destes elementos serão
apresentados no diagrama completo, ao final desta seção.
O tempo de duração do pulso da chave auxiliar deve ser maior que tC. Adotou-se um
pulso de gate para esta chave igual a 1µs.
Os elementos semicondutores do circuito ZVT (chave e diodo) são projetados para
uma fração da potência das chaves principais. Ambos conduzem, durante um pequeno
intervalo do período de chaveamento, uma corrente que é maior que o pico nas chaves (Ip/2).
Deve-se atentar ainda para o fato de que a chave bloqueia com comutação dissipativa, o que
exigirá alguma área de dissipação no dissipador (que pode envolver todos os elementos,
inclusive os principais). Por simplicidade escolheu-se no protótipo de laboratório os mesmos
elementos usados para chaves principais. Utilizando os cálculos convencionais para projeto
de dissipadores [59], encontra-se que este elemento deverá possuir uma resistência térmica
inferior a 0,49oC/W.
O projeto da rede controladora de corrente, que será associada ao circuito integrado
UC3854 deve partir da resposta dinâmica do conversor boost MNC-2 células, discutido de
forma básica no Capítulo 3, Seção 3.6. No entanto, algumas informações ligados ao circuito
integrado são necessárias para a utilização daquelas equações. A Fig. 7.15 mostra os
componentes externos e internos ao UC3854 especificamente destinados à compensação de
corrente monitorada pelo sensor resistivo, RS. Os elementos externos constituem uma
alternativa de controle recomendada pela Unitrode e que foi adotada em [68] e [69], para um
192
sistema de 1,6kW. De forma a aproveitar este desenvolvimento, a mesma orientação foi
seguida para o sistema de 3,2kW aqui proposto.
sensor
if
RS
R1
R2
R3
R 2= R 3
C1
C2
UC3854
5
4
3
comparador PWM
vC
MULT
R
Amplificador
Sensor de Corrente
Latch
3,7 Vpp
Fig. 7.15 - Detalhe do controlador de corrente (dentro e na periferia do UC3854).
A função de transferência da corrente no indutor boost (que se deseja controlar) tem a
mesma forma apresentada na equação (3.51) (cf. Capítulo 3). Porém, para efeito de
escalonamento aos níveis do integrado UC3854, há que se considerar a influência do sensor
resistivo, RS, e do valor pico-a-pico da dente de serra: 3,7V. Assim, (3.51) assume a forma:
Vo . 2. r s. L1 R S
3,7
i f ( s)
Gf (s) =
2
vC ( s ) s . L . L
2. Lf. r r. L1 . s
f 1
r2
.
( 7.20)
Onde vC(s) é a tensão do controlador (cf. Fig. 7.15) [59]. O valor do sensor resistivo é
o mesmo utilizado em [69], ou seja 0,1Ω. Porém, cabe aqui uma ressalva. Para o sistema
proposto este elemento dissipa uma potência de até 33W, desconsiderando a ondulação. Em
uma implementação comercial seria interessante reduzir este valor à metade, ou mesmo a um
quarto, a fim de melhorar o rendimento do produto final.
Todos os parâmetros de (7.21) já foram definidos nesta seção, com exceção de r.
Como se sabe, r depende das resistências de condução das chaves ativas e diodos, bem como
da razão cíclica. Ora, para o presente caso a razão cíclica varia de cerca de 20% até 100% (cf.
193
Fig. 7.4), o que implica em r variável. Entretanto, por simplicidade, será adotada uma razão
cíclica de 60%, que não é uma suposição precisa mas, por outro lado, não determina erro
considerável na operação do controlador, conforme mostrado ao fim desta seção. Para a
definição final de r será considerado que os MOSFETs possuem resistência de condução igual
a 0,4Ω, enquanto os diodos operam com 50mΩ, o que determina r=0,26Ω.
A resposta em freqüência do sistema [equação (7.20)] pode, agora, ser plotada em
gráficos de Bode, como mostra a Fig. 7.16.
20 log |Gf(jω)| [dB]
60
40
20
0
20
40
1
10
100
1000
4
1 10
5
1 10
1
10
100
1000
4
1 10
5
1 10
0
fase [o]
20
40
60
80
100
Freqüência [Hz]
Fig. 7.16 - Resposta em freqüência da corrente no indutor boost.
Os valores dos resistores R2 e R3 podem ser determinados considerando que a corrente
no indutor boost (e no sensor) poderá atingir um valor máximo de 25,7A. Assim, por meio de
uma fórmula do fabricante tem-se [70]:
R2 = R3 =
25,7. RSET . RS
1,875
( 7.21)
A equação original em [70] utiliza um denominador igual 3,75 (que é o dobro do
empregado aqui) em função da operação bi-volt (110-220V), que não é adotada neste projeto.
O valor de RSET está relacionado com a freqüência de chaveamento, tendo sido adotado aqui o
194
mesmo valor sugerido em [69] e [70], ou seja 15kΩ. Para estes valores empregados, a
equação (7.19) fornece R2=R3=20,6kΩ. Foi adotado um valor de 22kΩ.
As demais recomendações e orientações para escolha da rede compensadora podem
ser encontradas em [69] e [70], sendo omitidas aqui. Os valores propostos nestas referências,
que também serão empregados no sistema proposto são: R3=82kΩ, C1=680pF, C2=68pF. A
função de transferência do controlador de corrente mostrado na Fig. 7.15 é:
H C ( s) =
− ( R3C1s + 1)
.
⎛ R3C1C2
⎞
R2 (C1 + C2 ) s⎜
s + 1⎟
⎝ C1 + C2
⎠
( 7.22)
Cuja resposta em freqüência é mostrada na Fig. 7.17.
20 log |HC(jω)| [dB]
60
40
20
0
20
40
10
100
1000
4
1 10
5
1 10
6
1 10
100
1000
4
1 10
5
1 10
6
1 10
20
fase [o]
40
60
80
100
10
Freqüência [Hz]
Fig. 7.17 - Resposta em freqüência do controlador de corrente, HC(jω).
Como pode ser verificado, o controlador possui um zero e dois pólos (sendo um deles
na origem). Em linhas gerais, com os valores escolhidos para os parâmetros, obtém-se um
ganho de faixa plana de 11dB, o zero em uma freqüência de 3kHz (bem acima de 120Hz, que
195
é a freqüência de variação da corrente e da razão cíclica), e o pólo não alocado na origem
numa freqüência dez vezes superior à do zero (ou seja, 30kHz). Estas características podem
ser verificadas na Fig. 7.17.
O ganho do sistema controlado em malha aberta pode agora ser representado
graficamente para verificação do desempenho e condições de estabilidade. Para tanto, basta
multiplicar (7.20) por (7.22) e substituir os parâmetros do sistema prático. Esta representação
no domínio da freqüência é apresentada na Fig. 7.18.
20 log |GfHC (jω)| [dB]
120
80
40
0
40
80
10
100
100
1000
4
1 10
5
1 10
6
1 10
fase [o]
120
140
160
180
10
100
1000
4
1 10
5
1 10
6
1 10
Freqüência [Hz]
Fig. 7.18 - Resposta do sistema controlado em malha aberta, GH(s).
A função de transferência em malha aberta, representada na Fig. 7.18, revela que a
proposta de controle para o sistema atende às exigências convencionais de estabilidade. Em
resumo, o sistema controlado em malha aberta apresenta:
196
• Pólo na origem.
• Freqüência de cruzamento perto de 10 kHz (fS/7).
• inclinação de -20dB/dec na freqüência de cruzamento.
• margem de fase de cerca de 55o.
Para comprovar a relativa independência destes critérios de estabilidade, quanto à
variação de r (durante um período da rede) o diagrama de Bode da Fig. 7.18 foi plotado para
alguns valores de r entre 0,1Ω e 0,4Ω, correspondendo a uma variação de D entre 20% e
100%. Estas curvas são mostradas na Fig. 7.19, onde se comprova que o sistema continua
estável apesar da incerteza de r.
120
20 log |Gf Hc(jω)|
80
40
0
40
80
10
100
1000
4
1 10
5
1 10
6
1 10
10
100
1000
4
1 10
5
1 10
6
1 10
fase [o]
100
120
140
160
180
Freqüência [Hz]
Fig. 7.19 - Influência de r na estabilidade do sistema controlado.
A Fig. 7.20 mostra as formas de onda simuladas de tensão e corrente na entrada do
pré-regulador controlado com o mesmo controlador discutido nesta seção. Os parâmetros são
os mesmos e foram empregados modelos de elementos reais para os semicondutores. A
simulação também emprega a técnica de tiristor dual e só não considera, por simplicidade, o
controle da malha de tensão. O arquivo de descrição do circuito (“.cir”) é apresentado no
197
Apêndice A (bofplab.cir). A Fig. 7.21 mostra as correntes no indutor boost e no indutor de
grampeamento revelando que, desconsiderando a ondulação, a primeira é o dobro da segunda.
Tensão de Entrada
Corrente de Entrada
Fig. 7.20 - Tensão e corrente na entrada do pré-regulador de 3,2kW.
Fig. 7.21 - Corrente em Lf e no indutor de equilíbrio simuladas.
A Fig. 7.22 mostra as formas de onda de tensão e corrente nos dois MOSFETs
principais para verificação do processo de comutação suave. Como pode ser verificado, nos
dois casos a corrente só começa a fluir nos dispositivos quando a tensão dreno-fonte cai
totalmente a zero (ou próximo disso, no caso prático). Já no processo de bloqueio existe
interseção entre a corrente em queda e a tensão em ascendência. Na verdade os dispositivos
semicondutores estão efetivamente bloqueados durante esta ocorrência e o que se vê é o
processo de carga da capacitância intrínseca dos MOSFETs que não representa, portanto,
dissipação de energia nos elementos. Desta forma fica garantida a redução quase a zero das
perdas de chaveamento nos elementos principais.
198
Fig. 7.22 - Detalhe da distribuição de corrente e comutação suave das chaves.
[Em cima: MOSFET M1 (tensão e corrente); Em baixo: MOSFET M2 (tensão e corrente)].
No final do Capítulo 3 ficou comprovado que o conversor boost MNC pode ser
compreendido, sob o ponto de vista dinâmico, como um conversor boost convencional. Tal
declaração decorre das equações simplificadas para a corrente no indutor boost (Vo/sLf) e no
indutor de equilíbrio (Vo/2sLf): equações (3.57) e (3.59). Este comportamento fomenta a idéia
de se controlar o conversor boost PFC por meio do monitoramento da corrente no indutor de
equilíbrio. Em alguns casos, esta possibilidade pode representar redução das perdas no sensor,
já que a corrente é reduzida à metade, enquanto as perdas são função do quadrado da corrente.
Por outro lado, o projeto rigoroso neste sentido, deve levar em conta a função de transferência
completa da corrente no indutor de equilíbrio (cf. Fig.3.16).
Para os mesmos parâmetros adotados neste projeto e considerando um sensor de
corrente de 10 mΩ ( e uma posterior amplificação de tensão de 10 vezes), a função de
transferência da corrente no indutor de equilíbrio, G1(s), fica:
G 1( s)
2
s . Lf. L
1
10
Vo r 0,01.
3, 7
2. L . r r. L . s
f
1
2
r
.
( 7.23)
199
Esta função é representada em diagramas de Bode na Fig. 7.23. Por outro lado, o
controlador para este sistema também precisa ser modificado. Uma sugestão é:
1
R3. R1
Hn( s )
R2
R2. R1
.
C2. R3
s .
s
1
C1. R1
1
C1. R1
s
R2
s
( 7.24)
20 log |G1(jω)| [dB]
40
20
0
20
40
60
1
10
100
1000
1 10
1
10
100
1000
1 10
4
1 10
5
20
fase [o]
20
60
100
140
180
4
1 10
5
Freqüência [Hz]
Fig. 7.23 - Resposta em freqüência da corrente no indutor de equilíbrio.
Se R1=1,67kΩ; R2=5kΩ; R3=100kΩ; C1=3nF e C2=2nF, a função de transferência do
controlador assume a forma no domínio da freqüência mostrada na Fig. 7.24.
A função de transferência em malha aberta é representada na Fig. 7.25. Para o sistema
controlado desta forma obtém-se boas condições de estabilidade, tais como:
200
• Pólo na origem.
• Freqüência de cruzamento perto de 20 kHz (≈fS/4).
• inclinação de -20dB/dec na freqüência de cruzamento.
• margem de fase de cerca de 50o.
20 log |Hn(jω)| [dB]
100
50
0
4
1
10
100
1000
1 10
1
10
100
1000
1 10
1 10
5
1 10
6
50
fase [o]
0
50
100
4
1 10
5
1 10
6
Freqüência [Hz]
Fig. 7.24 - Resposta em freqüência da função de transferência de Hn(s).
Este sistema foi simulado no programa Pspice® e as principais formas de onda foram
representadas na Fig. 7.26. É fácil perceber que o pré-regulador também torna o FP perto da
unidade e ainda se consegue um excelente equilíbrio de corrente entre as chaves da estrutura.
A opção de monitorar a corrente no indutor de equilíbrio exige alguns cuidados
práticos a mais que a opção convencional e não foi usada no protótipo de laboratório. Fica, no
entanto, a comprovação de sua validade e possibilidade de emprego no futuro.
201
20 log |G1. Hn(jω)| [dB]
120
80
40
0
40
80
1
10
100
1000
1 10
1
10
100
1000
1 10
4
1 10
5
1 10
6
90
105
fase [o]
120
135
150
165
180
4
1 10
5
1 10
6
Freqüência [Hz]
Fig. 7.25 Resposta em freqüência do sistema controlado (malha aberta).
(a)
(b)
202
Fig. 7.26 - Formas de onda com monitoramento da corrente no indutor de equilíbrio.
De cima para baixo: a) Tensão e corrente de entrada (x10);
b) Corrente no indutor boost e no indutor de grampeamento.
7.4.
Resultados Experimentais
Baseado no projeto descrito na seção anterior foi montado o protótipo de laboratório
mostrado na Fig. 7.27. A Fig. 7.28 mostra o diagrama do circuito de partida progressiva
(“soft-start”), associado ao circuito experimental, que pode ser usado para evitar crescimento
indesejado das correntes no pré-regulador. Em um sistema comercial, o circuito parte
progressivamente, através do comando desta rede auxiliar, até atingir a situação de regime
permanente.
1 nF
DJ
30A
DIODOS:
MUR850
MOSFET'S:
IRFP 450
+
+
~
30A
D1
Lf
D2
1 nF
Ci
1N4744
3
-
~
10
M1
7
2
12
M2
Pmd
1N4744
11
13
Re2
180K
1/2W
R8
2K2
8
R21
270R
R22
680R
6
82K
Q3
BC327
C3
680pF
100nF
R7
C2
R23
470R
2
18K
R25
680R
D5
11DF4
9
Q4
BC327
D4 1N4148
10
Q5
BC327
8
R26
470R
120K
68pF
C9
R24
270R
7
C1
R3
5
D2
11DF4
D1 1N4148
R1
22K
R6
Lr: 10µH
EE 30/07 - Thornton
16 turns
13 x 26 AWG
0.96 mm
Co2
3 x 680uF/250V
5
R2
22K
L1: 10µH
EE 30/07 - Thornton
8 turns
2 x 15 AWG
0.24 mm
Vout
400VDC
R5
3K3
Ma
1N4744
Rsh
100mR
Co1
3 x 680uF/250V
9
6
SOFT-START
Re1
180K
1/2W
P1
50K
Da2
COM
2uF/250VCA
Ca
27nF/630V
Lr
L1
RETIFICADOR
R4
470K
1/2W
Da1
(DOIS INDUTORES DE 1.4mH)
220VCA
4
Da3
EE-65/26
76 TURNS
2X15 AWG
12 mm
1
Q6
BC327
11
3
4
11
7
R9
5K
470pF
9
C8
1uF
R11
R12
1M
UC3854
R10
220K
16
C13
68pF
6
820K
R13
8
10
15
14
13
1
12
82K
C6
100nF
R14
22K
D3
Ta
1N4001
C11
100uF/63V
12
Dz2
1N4747
R17
10K
1
2
3
C
D
4
5
2
8
5
C15
820pF
Q1
BC337 12
6
R20
4K7
Q2
BC327 13
13
8
16
R19
R15
C7
470nF
18K
C10
4,7uF/25V
R18 100R
11
220VCA
4
5W
C12
100nF
Dz3
1N4747
C4
1uF
C5
1.2nF
R16
15K
120R
1/2W
C14
22uF
25V
Dz1
1N4744
Obs.: O sensor resistivo: RSH foi
construído utilizando 10 resistores de
1Ω/2W em paralelo, localizados na placa
de comando.
220V/30V
200mA
Fig. 7.27 - Diagrama completo do circuito implementado em laboratório.
203
1N4148
120K
1N4148
1N4001
~
7815
82nF
220uF
63V
220Vac
82nF
22uF
25V
~
220V/24V
200mA
1K5
BC337
BC337
16 13
470uF
25V
3K9
11
3K9
BC337
14 15
1N4370
6
5
TCA 780
1 12
3K3
9
10
47K
68nF
1N4148
220R
1/2W
100nF
100nF
220R
1/2W
1N4148
+
~
220Vac
~
SKBH
28/04
RESISTENCIA TERMICA DO
DISSIPADOR = 0,7 C/W
Fig. 7.28 - Diagrama do retificador de entrada e circuito “soft-start”.
A Fig. 7.29 mostra as formas de onda da tensão e corrente (não-filtrada) na entrada do
sistema. É fácil perceber que as duas grandezas estão completamente em fase (cosφ=1) e que
a forma de onda da corrente apresenta baixíssima distorção (THD ≈ 0), desconsiderando a
deformação já existente na tensão da rede. Assim, pode-se concluir que o sistema final
apresenta um fator de potência muito próximo da unidade.
Tensão de Entrada
Corrente de Entrada
Fig. 7.29 - Tensão e corrente de entrada (100 V/div; 10A/div; 2ms/div).
204
A Fig. 7.30 mostra as correntes no indutor boost, Lf, e no indutor de equilíbrio, L1.
Pode-se perceber que a relação básica do conversor MNC-2 células foi mantida, já que a
corrente de equilíbrio é metade da corrente no indutor de entrada. Esta relação é suficiente
para garantir uma distribuição de corrente equilibrada, o que pode ser melhor constatado pela
Fig. 7.31, onde são mostradas as correntes nos MOSFETs e nos diodos principais na situação
de pico de corrente.
Corrente no
Indutor Boost
Corrente no Indutor
de Equilíbrio
Fig. 7.30 - Corrente no indutor boost e no indutor de equilíbrio (5 A/div; 2ms/div).
205
Fig. 7.31 - Comparação das correntes na condição de pico .
(De cima para baixo: M1, M2, D1 e D2; 5A/div; 5µs/div).
A Fig. 7.32 mostra um detalhe da comutação suave no MOSFET M1. Como tanto M1
quanto M2 (além dos diodos) operam com comutação não-dissipativa, a eficiência total do
sistema é muito alta, atingindo uma marca superior a 97%, valor que ainda poderia ser
superado caso fosse utilizado um sensor de corrente mais apropriado (um quarto ou menos do
valor original usado).
Tensão “Drain-Source”
Corrente de Dreno
Fig. 7.32 - Detalhe da comutação suave (100V/div, 5A/div; 2µs/div).
A Fig. 7.33 mostra uma vista fotográfica do pré-regulador construído e testado em
laboratório, onde se pode comparar o tamanho do indutor de equilíbrio com o indutor boost.
De fato o circuito de grampeamento de corrente não representa alteração significativa no
volume ou peso da estrutura.
Apesar de o “produto” poder ser otimizado em termos de densidade de potência
obteve-se um protótipo final com cerca de 12W/in3, que constitui uma marca bastante
aceitável. Para redução do volume/peso, e conseqüentemente melhoria deste índice, seria
possível usar um indutor boost com metade da indutância e filtragem capacitiva na entrada,
206
reduzir o tamanho do sensor resistivo e usar apenas uma fonte para alimentação do circuito de
comando e “soft-start”.
Indutor
de Equilíbrio
Módulo Principal
Retificador de
Entrada
Sensor de
Corrente e
Controle
UC3854
Indutor Boost
Controle
Soft-Start
Fig. 7.33 - Fotografia do protótipo.
7.5.
Conclusões
Neste capítulo foram apresentados os passos de definição e projeto de um sistema préregulador para Telecomunicações de 3,2kW, com fator de potência unitário e comutação nãodissipativa das chaves principais. A fim de aproveitar o conhecimento adquirido na
implementação de um sistema similar, porém com metade da potência (1,6kW), empregou-se
a técnica MNC de paralelismo no conversor principal boost - duas células.
O protótipo implementado atingiu as especificações esperadas, apresentando uma
eficiência de cerca de 97%, FP próximo da unidade e excelente distribuição estática e
dinâmica de corrente. Conclui-se, assim, que o uso da técnica MNC além de acrescentar
robustez e confiabilidade ao sistema, não impede o emprego de técnicas convencionais de
controle do FP e comutação suave das células individuais.
207
Capítulo 8.
A
Conversores Multiníveis em Tensão e Corrente
té o capítulo anterior, este trabalho dedicou-se à apresentação, discussão,
modelagem e projeto de estruturas multiníveis em corrente, seja para uso
em paralelismo de células, seja para geração de correntes multiníveis.
Neste capítulo será feita uma discussão básica sobre a possibilidade de se
concentrar, em um conversor estático qualquer, técnicas multiníveis em tensão e corrente
simultaneamente. Em outras palavras, será proposta uma célula genérica multinível em tensão
e corrente capaz de propiciar a distribuição da tensão e corrente total da aplicação, por entre
as chaves da estrutura, de forma equilibrada. Além disso, deve existir também a possibilidade
de geração multinível de tensão e corrente para fins de otimização harmônica.
Uma abordagem deste tipo parece ter aproveitamento garantido em diversas
aplicações de Eletrônica de Potência, já que permitirá o emprego de tensões e correntes
elevadas em estruturas construídas com elementos menores, dimensionados para uma fração
da potência total envolvida. As discussões apresentadas neste capítulo não foram publicadas
em qualquer veículo científico e também não foram verificadas experimentalmente, senão por
simulação digital (envolvendo componentes parasitas reais). Este conteúdo é, assim, proposto
como base para continuação de futuras investigações.
8.1.
Proposta de uma Topologia Genérica
No Capítulo 1 foi apresentada uma discussão geral sobre os conversores multiníveis
em tensão, tendo sido apresentada na Fig.1.23 uma célula genérica multinível em tensão.
Também foi mostrado que aquela estrutura pode gerar desequilíbrio de tensão nas chaves,
caso fossem utilizados pulsos de disparo coincidentes no tempo. Por outro lado, empregando
sinais de comando defasados sem nível zero na fonte de tensão (ou seja, há sempre alguma
chave conduzindo durante todo o período de chaveamento), é possível equilibrar as tensões
nos elementos [41], [42]. Este tipo de comando também mostrou-se realizável nos
conversores MNC, conforme apresentado na Fig.2.15 do Capítulo 2. Assim, parece ser
possível associar as duas estruturas numa célula única, como sugerido na estrutura da Fig. 8.1.
208
T1
.....
(m-1)V
m
V
.....
.....
(m-1)V
m
Cn1
V
m
V
m
Cb1
Cb m-1
Cn m-1
C
(m-1)V
m
V
m
Ca 1
Ca m-1
L n-1
L2
L1
(n-1) I
n
(n-2) I
n
I
n
I
T2
Fig. 8.1 - Célula genérica multinível em tensão e corrente.
Por simplicidade a célula da Fig. 8.1 será denominada célula MNCV n/m, pois é
multinível em corrente e tensão e associa n células em paralelo e m células em série,
simultaneamente. Pode-se observar que esta estrutura exige n-1 indutores e m-1 capacitores
para realizar a associação proposta. É fácil concluir ainda que, do ponto de vista externo,
tanto a célula MNCV como a célula MNC e MNV, possuem externamente um nó comum C,
ao qual é associado uma fonte de corrente ou laço indutivo e dois nós de tensão, T1 e T2, aos
quais se conecta uma fonte de tensão ou ramo capacitivo. As figuras Fig. 8.2 e Fig. 8.3
mostram as versões 2/2 células corrente/tensão e 2/3 células corrente/tensão, respectivamente.
T1
S4
S2
S3
V
2
V
C2
V
2
S'3
S'4
S1
L
1
C
C1
I
2
S' 1
S'2
C 1= C 2
T2
Fig. 8.2 - Célula MNCV 2/2 células.
I
209
S6
S3
S5
S2
S4
V
2V
3
C4
V
3
C3
I
2
L1
S'4
S1
2V
3
C2
V
3
C
C1
S' 1
S'5
S'2
S'6
S'3
I
Fig. 8.3 -Célula MNCV 2/3 células.
Uma estrutura multinível em tensão e corrente semelhante à mostrada nas figuras
anteriores foi proposta também em [55], porém com n indutores de grampeamento e uma rede
passiva auxiliar para compensação de divergência de estado permanente nos capacitores (e
chaves). A referência [55] não apresenta resultados práticos, apenas simulados. Na
seção seguinte serão apresentados igualmente resultados de simulação, que mostram a
viabilidade de equilíbrio estático e dinâmico das tensões e correntes nos capacitores,
indutores e chaves, sem o emprego dos elementos adicionais, utilizados em [55].
8.2.
Conversor Buck -2 Células Multinível em Tensão e Corrente
A Fig. 8.4 mostra a adaptação da célula genérica MNCV da Fig. 8.1 (ou o emprego
direto da célula da Fig. 8.2) a um conversor buck, já incluindo o resistor para compensação
resistiva. Os valores considerados nesta estrutura serão utilizados no exemplo de simulação
que será apresentado logo a seguir. Os valores de L1 e C1 utilizados foram dimensionados
pelas equação (4.7) sem o “fator dois” e uma equação dual-equivalente para o capacitor.
Deve-se observar que os capacitores estarão periodicamente submetidos, durante ∆t, à metade
da corrente que sai do nó C. Por outro lado, com a estratégia adotada, os indutores estarão
sempre submetidos à mesma tensão (produzida por braços diferentes) em seus terminais.
Como mostra a Fig. 8.5, ∆t vale 10µs. Os valores de C1 e L1 mostrados na figura são
justificados a seguir.
210
S4
Elemento de Compensação
resistiva (veja texto)
S2
S3
S1
5µH
1kV
rL
10µ F
700mH
10µ F
50A
500V
C
D3
D4
500V
D1
8Ω
D2
Fig. 8.4 - Conversor buck MNC 2/2 células
S2 /S 4
S1 /S 3
ton=40us
TS =50us
∆ t=10us
Fig. 8.5 - Comandos defasados para as chaves da Fig. 8.4
Conforme mencionado o indutor de equilíbrio está sempre “curto-circuitado” nesta
estratégia, ao passo que os capacitores descarregam-se, ou carregam-se, com a corrente do
indutor de equilíbrio durante ∆t. Para os indutores, no entanto, deve-se prever a possibilidade
de divergências de comando, layout ou características de chaveamento dos dispositivos que
promovam sobre o elemento toda a tensão da fonte, durante um intervalo de tempo (aqui
considerado 50ns). Adotando uma máxima variação de corrente e tensão, ∆i e ∆v, de 10% do
valor de regime, pode-se encontrar:
L1 =
VMAX .50ns 500V .50ns
=
= 5µH
∆i
5A
I0
.10µs 50 A.10µs
=
= 10µF
C1 = 2
∆v
50V
( 8.1)
( 8.2)
211
A estrutura MNV pode ser entendida como a representação dual da estrutura MNC.
Neste sentido, algumas conclusões sobre a célula MNC podem ser adaptadas à célula MNV.
O Capítulo 3 (e indiretamente o Capítulo 2) mostraram, por exemplo, que o equilíbrio de
correntes na célula MNC ocorre em função das resistências de condução das chaves. Foi
mencionado, ainda, a existência de constantes de tempo dos conversores MNC, diretamente
ligadas aos valores das indutâncias e resistências. Para o conversor MNC-2 células a
constante de tempo era L/2r. Analogamente, por inspeção ou por dualidade, é fácil concluir
que no conversor MNV-2 células a constante de tempo vale 2roff.C, onde roff é a rresistência
de bloqueio média das chaves (ativa e passiva no caso dos conversores cc-cc), ponderada à
razão cíclica. Assim, não é difícil entender que o tempo de estabilização da tensão no
capacitor (e nas chaves) pode ser bastante grande. Para roff igual a 1 MΩ e C igual a 10µF a
constante de tempo do conversor MNV-2 células é de 20s!
Tal constante de tempo demanda um esforço de simulação considerável (no sentido de
tempo da simulação). Assim, para reduzir este tempo e mostrar inicialmente a capacidade de
estabilidade natural da estrutura MNCV, foram reduzidos os valores do capacitor e da
resistência de bloqueio das chaves para 5µF e 1kΩ, respectivamente. Isto determina uma
constante de tempo de 10ms e o conversor pode ser simulado por um tempo menor. Nesta
primeira simulação adotou-se um indutor de grampeamento de 1mH (com resistência série de
0,1Ω), vinte vezes superior ao valor de projeto, a fim de verificar também os efeitos de sua
constante de tempo. É claro que, mesmo para este valor do indutor de grampeamento a
corrente atingirá o regime muito cedo (menos de 5ms), considerando uma resistência de
condução das chaves igual a 0,3Ω e dos diodos igual a 0,1Ω.
A Fig. 8.6 mostra a evolução transitória das tensões nos capacitores e das correntes
nos indutores e elemento de compensação resistiva (usado para compensar a resistência série
do indutor elevado). Fica evidente que o sistema atinge o equilíbrio estático de tensão e
corrente naturalmente, o que determina invariavelmente uma boa distribuição de tensão e
corrente entre as chaves do circuito.
Os resultados subseqüentes empregaram os valores convencionais dos capacitores
(10µF) e indutor (5µH), bem como uma resistência de bloqueio de 1MΩ. A resistência do
compensador resistivo foi feita muito próxima de zero (1mΩ), neste caso.
212
As figuras Fig. 8.7-Fig. 8.9 mostram as formas de onda principais, em regime
permanente, para o conversor buck da Fig. 8.4. Fica evidente destas figuras que o equilíbrio
de tensão e corrente foi alcançado. Todas as chaves e diodos possuem tensão de bloqueio em
torno de 500V, que é a metade da tensão de entrada. Por outro lado, estes mesmos elementos
apresentam uma corrente de condução em torno de 50A, que é a metade da corrente de saída.
O arquivo de simulação no Pspice® (“.cir”) é apresentado no Apêndice A (b2i2v.cir).
(a)
(b)
Fig. 8.6 - Equilíbrio de tensão e corrente no conversor MNCV-2células
De cima para baixo: (a) Tensão em C1, tensão em C2;
(b) Corrente na carga e em L1, corrente no resistor de compensação
213
(a)
(b)
Fig. 8.7 - Formas de onda para o conversor buck MNCV 2/2
De cima para baixo: (a) Tensão em C1, C2 e corrente em C1
(b) Corrente na carga, em L2 e no elemento de compensação resistiva
Fig. 8.8 -Tensões nas chaves e diodos
Da esquerda para a direita e de cima para baixo: S1, S2, S3, S4, D1, D2, D3 e D4
214
Fig. 8.9 -Correntes nas chaves e diodos
Da esquerda para a direita e de cima para baixo: S1, S2, S3, S4, D1, D2, D3 e D4
Numa implementação prática empregando essas estruturas e dependendo do tipo de
comando utilizado, podem ser exigidos valores de indutores não tão pequenos quanto os
determinados em uma aplicação de paralelismo MNC. Isto ocorre por dois fatores: a tensão da
aplicação é normalmente muito grande e o tempo de polarização dos indutores não é
desprezível devido ao comando defasado. Desta forma a resistência série dos indutores irá
provocar desequilíbrios de corrente entre as chaves.
No entanto, a alternativa de compensação resistiva discutida no Capítulo 5, aplica-se
favoravelmente também neste caso. Desta forma, numa tal aplicação será sempre
recomendada a inclusão de um elemento resistivo extra para compensar a desequilíbrio
provocado pelas resistências parasitas dos indutores de grampeamento.
8.3.
Conclusões
Neste capítulo investigou-se a possibilidade de se incorporar em uma mesma estrutura
as vantagens da associação série e paralela de células de comutação, bem como a obtenção de
multiníveis de corrente e tensão simultâneos. A célula genérica proposta mostrou-se eficaz
nos exemplos simulados, tendo sido sugerido que ela seja objeto de estudos mais criteriosos
em trabalhos futuros.
215
Capítulo 9.
N
Conclusão Geral
este trabalho foi proposta uma nova estrutura de paralelismo de células de
comutação e geração de múltiplos níveis de corrente que pode ser aplicada
a virtualmente todos os conversores estáticos conhecidos. Os casos
particulares de difícil adaptação, bem como as limitações detectadas,
foram discutidos, quantificados e receberam, quando possível, sugestões alternativas de
solução. O trabalho dedicou-se também, para efeito de comparação, ao estudo de estruturas
multiníveis em corrente conhecidas e equivalentes à topologia empregada. Como
complemento deste estudo foram propostas algumas variantes da solução original.
O Capítulo 1 dedicou-se a uma revisão bibliográfica básica, considerando inicialmente
a questão da associação série e paralela de componentes semicondutores. As características
básicas e limitações desta abordagem para cada tipo de chave de potência atual foi relatada.
Considerou-se, em seguida, a possibilidade de associação de conversores em série e em
paralelo, o que constitui um procedimento mais geral e, muitas vezes, preferível. Nesta
discussão foram apresentadas as estruturas de paralelismo de conversores cc-cc e conversores
cc-ca. Algumas estruturas discutidas possuem a capacidade de gerar múltiplos níveis de
tensão ou corrente, o que favoreceu a introdução e caracterização do conceito geral de
conversores multiníveis. Como parte final deste capítulo foram apresentadas as estruturas,
relatadas na literatura técnica recente, destinadas à associação série de células de comutação.
Precedeu esta apresentação, porém, uma definição clássica da teoria das células de comutação
(ou chave PWM) sob o ponto de vista da natureza da chave empregada e do tipo de conversor
a ser implementado. Uma constatação básica, a partir da leitura do Capítulo 1, é relativa à
inexistência de um estudo e de uma estrutura geral para o paralelismo de células de
comutação, bem como para obtenção de níveis intermediários de corrente. Esta lacuna
tecnológica proporcionou as bases e motivação para o presente trabalho.
No Capítulo 2 foi apresentada a topologia genérica da célula de comutação multinível
em corrente (MNC), destinada basicamente ao paralelismo de células de comutação e
proposta para ser adaptada diretamente aos principais conversores estáticos. Uma discussão
simplificada baseada em inspeção de circuitos foi desenvolvida com o objetivo de servir de
216
“prova geral” para verificação dos níveis de corrente nos indutores de grampeamento, bem
como dos valores de corrente de condução nas chaves semicondutoras. Resultados de
simulação e experimentação serviram como comprovação inicial das suposições teóricas. A
conclusão básica aqui é que a distribuição de corrente equilibrada entre as chaves ocorre pelo
efeito das resistências de condução das chaves complementares das células, que em regime
permanente encontram-se como em um paralelismo simples. Por outro lado, os indutores
carregam-se com níveis distintos de corrente, inferiores à corrente total que sai do nó comum
da célula MNC. O restante do capítulo é destinado a mostrar, qualitativamente, como adaptar
a célula MNC aos conversores cc-cc não-isolados, inversores de tensão, inversores de
corrente e retificadores. Cada uma destas possibilidades foi abordada, posteriormente, em
capítulos específicos.
O Capítulo 3 dedicou-se à formalização matemática da célula MNC pelo uso do
modelo da “chave PWM”. Os conversores buck e boost MNC-2 células foram utilizados
como exemplos para a modelagem. Assim, foram apresentados os equacionamentos para os
circuitos entrada-saída (considerando a tensão de alimentação como excitação), bem como os
modelos controle-saída (considerando a razão cíclica como excitação do sistema). Foi
mencionado que os modelos entrada-saída prestam-se para uma análise do comportamento
dos conversores, em especial quanto à distribuição de corrente nos ramos, em função de
variações na tensão de entrada. A análise controle-saída oferece informações fundamentais
para projeto de controladores destinados a promover a estabilidade dinâmica dos sistemas que
empregam a célula MNC. Através de um artifício de generalização foram levantadas as
constantes de tempo dos conversores MNC com até dez células em paralelo. Os resultados
experimentais e os obtidos por simulação comprovaram os resultados teóricos, sob o ponto de
vista das equações descritas no tempo ou no domínio da freqüência.
No Capítulo 4 discutiu-se sobre o paralelismo de células de comutação. Neste caso, os
níveis intermediários de corrente nos indutores de equilíbrio não são aproveitados para
otimizar o conteúdo harmônico do conversor. Foram relacionadas as principais motivações
que induzem os engenheiros a considerar a opção de construir um sistema pelo emprego de
chaves em paralelo. O paralelismo convencional foi implementado em laboratório e
comparado, a partir de um conjunto básico de situações práticas, com o paralelismo via célula
MNC. Verificou-se, em resumo, que a técnica MNC de paralelismo é superior ao paralelismo
convencional, já que consegue minimizar os esforços de corrente nas chaves, oriundos de
divergências nos parâmetros de chaveamento dos elementos ou provenientes de desequilíbrios
217
nas indutâncias de dispersão. Como resultado, a técnica MNC permite a obtenção de um
sistema mais imune às imperfeições de layout, chaveamento, divergências no circuito de gate,
etc. Observou-se, inclusive, a possibilidade de operação com razões cíclicas ligeiramente
distintas, fato que não determinava um desequilíbrio significativo. Esta condição foi
quantificada formalmente, de modo a se conhecer os parâmetros envolvidos e qual a margem
de liberdade na distinção dos comandos. Após este estudo básico, foram sugeridas equações
de projeto dos indutores de grampeamento, levando em consideração as divergências dos
componentes associados, máxima variação de corrente permitida nas chaves, tensão de
trabalho, margem de segurança, número de células, etc. A aplicação destas fórmulas de
projeto aos diversos tipos de conversores estáticos foi investigada e particularizada. Um
exemplo de projeto aplicado a um conversor buck MNC-3 células de 4,5kW foi relatado,
tendo sido alcançado o equilíbrio estático de corrente, bem como a supressão de picos
espúrios de corrente devido ao chaveamento e diferenças de layout. A aplicação aos
inversores de tensão foi considerada possível, porém com limitações quanto à máxima
freqüência de operação. Estas estruturas não possuem o nó comum da célula MNC
“amarrado” a uma fonte de corrente firme ou laço indutivo de alta constante de tempo
(situação comum nos demais conversores). Desta forma, foi determinada uma maneira de se
conhecer o limite de operação do conversor tendo em vista a freqüência de chaveamento (ou
da saída) e constantes de tempo do conversor. Quando estes inversores operam com corrente
de saída em baixa freqüência, modulados por um sinal de alta freqüência, a adaptação e
utilidade da técnica MNC verificou-se total. Os demais casos estão sempre relacionados a
fontes de corrente definidas no nó comum da célula MNC, configurando sistemas de fácil
aplicação e uso direto. A técnica MNC de paralelismo também foi comparada com uma
estrutura recentemente indicada na literatura técnica, aqui denominada estrutura NCNI (por
utilizar o mesmo número de indutores de equilíbrio que o número de células associadas). Esta
estrutura não apresenta indutores carregados com níveis distintos de corrente, mas também
permite operação multinível. Sua desvantagem é quanto ao número de componentes
empregados, apesar de o volume ocupado por eles ser reduzido. Esta compactação se dá
porque, para um determinado número de células associadas, todos os indutores carregam-se
com o valor da corrente no nó comum dividida pelo número de células (e, como se sabe, o
volume de um indutor é diretamento proporcional ao quadrado de sua corrente). Verificou-se,
portanto, que esta estrutura possui vantagens de compactação quando o número de células é
superior a quatro. Informações, sob o formato de tabelas, envolvendo número de
218
componentes, característica multinível, energia total dos indutores, etc., foram apresentadas
para efeito de comparação entre a técnica MNC e a técnica NCNI de paralelismo. Ao final do
capítulo foi mostrada uma possibilidade alternativa de topologia multinível e paralelismo. De
fato, a nova opção fundamenta-se na idéia de que não há necessidade de n indutores de
grampeamento para promover a associação paralela de n células de comutação. Este
postulado é baseado na própria estrutura da célula MNC. Assim, foram sugeridas estruturas
variantes da técnica MNC e da técnica NCNI de paralelismo que se revelaram, ambas,
bastante atraentes como novas possibilidades. A abordagem rigorosa deste assunto fica
sugerida como tema de pesquisa futura, já que sua proposição foi realizada à conclusão deste
texto.
No Capítulo 5 discutiu-se sobre a possibilidade de gerar multiníveis de corrente nos
terminais fonte de tensão da célula multinível. Para tanto, exige-se que as chaves sejam
disparadas com atrasos de tempo umas em relação às outras, ou seja, pelo uso de comandos
defasados. Até mesmo pelo uso de atrasos muito pequenos no comando das chaves já se
obtém uma razoável melhora na interferência irradiada, já que o di/dt de corrente é reduzido a
uma fração do convencional. Esta opção foi considerada, em especial, para os conversores cccc. Para estas estruturas, a existência de ondas quadradas convencionais nos terminais de
tensão implica na possibilidade de elevado conteúdo harmônico e interferência
eletromagnética conduzida ou irradiada. A principal justificativa para o emprego de correntes
multiníveis é, portanto, quanto à otimização do conteúdo harmônico do conversor. Um estudo
sobre o conteúdo harmônico de ondas multiníveis em corrente foi apresentado com base na
série de Fourier. Foi mostrado que, pelo controle do tempo de duração dos níveis
intermediários de corrente, é possível obter um espectro harmônico com qualidade muito
superior aos obtidos com o comando convencional, considerando os mesmos níveis de
energia nas chaves, fontes e carga. Neste tipo de abordagem, entretanto, os indutores de
grampeamento necessitam ter maiores valores de indutância, a fim de reduzir as variações de
corrente durante o tempo em que estão polarizados pela tensão dos terminais da célula. Por
outro lado, indutâncias elevadas, implicam normalmente em maiores valores de resistência
parasita nos indutores. Assim, foi discutido o efeito deste parâmetro no equilíbrio de correntes
do conversor. Quanto maior o valor da resistência série dos indutores maior o desequilíbrio
causado quando se emprega a célula MNC. Foram propostas, no entanto, alternativas para a
solução deste problema. O uso de larguras de pulso diferentes é uma delas. O emprego de
uma malha de controle específica é outra. Porém, a técnica mais recomendável é a da
219
compensação resistiva que encontra, na variante da célula NCNI sua opção mais elegante,
eficiente e econômica.
O Capítulo 6 apresentou um estudo de aplicação da célula MNC aos inversores de
corrente e retificadores com filtro de corrente cc na saída. Apesar de poderem se beneficiar
também da distribuição de corrente equilibrada no paralelismo MNC, estes conversores têm
seu desempenho otimizado pelo uso de multiníveis de corrente e controle adequado das
larguras dos níveis intermediários. Para se obter este tipo de forma de onda é preciso planejar
cuidadosamente a estratégia de comando. O uso inadvertido de seqüências de disparo
“aparentemente” corretas pode implicar em uma tensão líquida não-nula nos indutores de
grampeamento, o que fatalmente determinará desequilíbrio entre eles e, por conseguinte, nas
chaves da estrutura. Dois tipos de estratégia de comando foram considerados para o inversor
cinco-níveis: a estratégia assimétrica e a estratégia simétrica. Usando a estratégia assimétrica
obtém-se o equilíbrio do conversor em apenas um ciclo da corrente da carga, porém as chaves
conduzem com tempos diferentes, implicando em valores médios distintos. A adoção de
larguras reduzidas para as tensões intermediárias pode, no entanto, minimizar
significativamente esta assimetria. Por outro lado, a estratégia simétrica provê o equilíbrio de
corrente no conversor por meio de dois ou mais ciclos da corrente de saída. A desvantagem é
que, para mesmos valores das indutâncias de equilíbrio, esta estratégia determina maiores
ondulações de corrente nas chaves e indutores que a estratégia assimétrica. Um discussão
formal, baseada nos coeficientes da série de Fourier, foi apresentada para a forma de onda
genérica cinco-níveis. Foi encontrada a expressão matemática do valor eficaz da corrente
cinco-níveis, em função dos ângulos, α e φ, usados no controle de harmônicas e fluxo de
potência. Determinou-se o ângulo ótimo para minimização da Taxa de Distorção Harmônica
(THD) na corrente multinível, considerando α=φ. Um breve estudo sobre a determinação de
seqüências gerais de chaveamento foi apresentado, considerando a dificuldade de tratamento
dos conversores multiníveis com mais de cinco-níveis de corrente. A definição de estratégias
é empreendida por meio de um algoritmo computacional, que manipula um conjunto de
estratégias possíveis, e decide sobre as que compreendem a desejável tensão líquida nula nos
indutores de equilíbrio. Busca-se primeiro as seqüências que exigem um menor número de
ciclos da corrente de saída para alcançarem a estabilidade, aumentando o número de ciclos
quando necessário. Concluiu-se que não existem seqüências reais de dois ciclos para os
conversores com três e quatro células, por exemplo. Utilizando uma estratégia de três ciclos
para o conversor de três células (sete níveis) simulou-se o inversor básico, cuja forma de onda
220
de corrente apresentou-se com um conteúdo harmônico muito baixo. Foram consideradas,
posteriormente, as possibilidades de adaptação da célula MNC inversora a estruturas
trifásicas. Conclui-se sobre a dificuldade de obtenção de estratégias de chaveamento para este
caso, mas uma referência bibliográfica foi indicada como subsídio neste campo. Este tipo de
abordagem é sugerido como tema para investigações futuras. Um exemplo de projeto foi
apresentado, abordando um protótipo de inversor cinco-níveis de 1,2kW implementado em
laboratório. As formas de onda para a estratégia simétrica e assimétrica foram apresentadas
para α=φ=30o, revelando-se coerentes com as deduções teóricas. A parte final deste capítulo
dedicou-se ao retificador cinco-níveis com filtro de corrente na carga, denominado retificador
buck cinco-níveis. Este tipo de estrutura pode ser comandada com os mesmos tipos de
estratégias usadas no caso inversor, porém com a possibilidade de impor corrente em fase
com a tensão de entrada (da rede). Aliado ao baixo conteúdo harmônico da forma de onda
cinco-níveis, é possível obter com esta estrutura, um retificador abaixador (buck) com fator de
potência (FP) próximo da unidade. Uma formulação matemática básica foi apresentada
considerando, porém, que este assunto deverá ser abordado com mais profundidade em
estudos posteriores.
No Capítulo 7 foram apresentados os passos de decisão, equacionamento e projeto de
um pré-regulador de 3,2kW para Telecomunicações, com fator de potência unitário e
comutação não-dissipativa das chaves principais. Discutiu-se sobre a estrutura geral de um tal
sistema empregando um conversor boost com controle de corrente média na entrada (CCM).
Decidiu-se utilizar um circuito integrado específico para projeto: o UC3854® da Unitrode™.
Foram consideradas, ainda, as alternativas mais apropriadas para implementação da
comutação suave no conversor boost, dentre elas a técnica ZVT-VPEC e a técnica ZVSINEP. As duas opções foram consideradas como alternativas bastante aceitáveis. Por
empregar um menor número de componentes auxiliares adotou-se a técnica ZVT no préregulador proposto, sugerindo como estudo futuro a implementação com a técnica ZVS-INEP
e posterior comparação de resultados. O conceito de tiristor dual foi mencionado, ressaltando
a sua propriedade em associação com qualquer das técnicas, sendo proposto como técnica
auxiliar a ser empregada. Após esta definição completa da estrutura, escolha da técnica de
comutação suave e método de controle a ser empregado foi apresentada uma orientação geral
de projeto e dimensionamento de componentes. Um destaque especial foi destinado ao projeto
do controlador de corrente, associado ao circuito integrado UC3854. Foi mostrado que o
controlador proposto atende aos principais requisitos de estabilidade dinâmica tendo sido
221
avaliada, também, a influência da variação de parâmetros no sistema controlado. Uma
alternativa de monitorar a corrente no indutor de equilíbrio, para efeito de controle, foi
considerada tendo sido proposto um controlador específico para o caso. A parte final deste
capítulo dedicou-se à apresentação dos circuitos e detalhes da implementação prática,
ressaltando a qualidade das formas de onda e obtenção de um FP unitário. O rendimento
atingido pela estrutura foi de cerca de 97%, sendo ressalvado que poderia ser ate 1% maior
caso fosse empregado um sensor de corrente mais apropriado.
Foi proposta no Capítulo 8 uma célula multinível em tensão e corrente (MNCV),
simultaneamente, capaz de ser adaptada à maior parte dos conversores em Eletrônica de
Potência. A célula genérica MNCV foi formalizada e adaptada a casos particulares com duas
e três células de tensão/corrente. O conversor buck MNCV 2/2 células foi utilizado como
exemplo, tendo sido projetado e simulado no programa Pspice® para um caso de
1000V/100A. Foi constatada a obtenção de equilíbrio natural da tensão e corrente nos
elementos de grampeamento, o que resulta no equilíbrio desejável da corrente e tensão entre
as chaves da estrutura. Deve-se considerar, entretanto, que o circuito deve ser comandado por
meio de pulsos defasados, com razão cíclica superior a 50%, com pelo menos uma chave
conduzindo em qualquer instante. Este assunto foi considerado apenas no final do presente
trabalho, sendo sugerido, portanto, como tema de pesquisas futuras.
Além destas conclusões específicas pode-se enumerar um conjunto de conclusões
gerais sobre a estrutura MNC e sobre o presente trabalho:
• Propôs-se uma célula multinível em corrente que emprega n-1 indutores de
equilíbrio para promover a associação paralela de n células de comutação.
• Foram levantadas as características de funcionamento básico da estrutura geral.
• Foi realizado o equacionamento básico para efeito de dimensionamento de
componentes e determinação de controladores dinâmicos.
• A célula MNC revelou-se uma alternativa bastante apropriada quanto ao
paralelismo de células de comutação, suprimindo picos de corrente nas chaves
oriundos de imprecisões de disparo e entrada/saída de condução, imperfeições do
circuito de comando e assimetria de layout. Por outro lado, o seu emprego não
resultou em prejuízo do equilíbrio estático de corrente, configurando assim sua
superioridade em relação à técnica convencional de paralelismo.
222
• A célula MNC foi comparada com a estrutura NCNI e foram propostas variantes
destas opções. As duas alternativas são bastante aconselháveis para o paralelismo
de células, sendo apenas limitadas quanto à freqüência de variação da corrente do
nó comum da célula.
• A célula MNC também pode ser usada para otimização do conteúdo harmônico de
conversores cc-cc, inversores de corrente e retificadores com filtro de corrente na
carga, sem a necessidade de modulação PWM de alta freqüência.
• A célula MNC se aplica como técnica de paralelismo em conversores boost com
FP unitário e aceita operação com comutação suave das chaves principais.
• Foi proposta uma célula genérica MNCV capaz de promover a distribuição de
tensão e corrente entre células e geração de multiníveis de tensão e corrente nos
conversores.
É possível, ainda, sugerir como temas de investigação futura os tópicos que não foram
abordados em profundidade aqui, tais como:
1. Equacionamento e determinação de particularidades a respeito dos demais
conversores cc-cc MNC (buck-boost, c´uk, sepic e zeta).
2. Adaptação aos conversores isolados (forward, flyback, etc.).
3. Estudo formal e equacionamento das variantes das estruturas MNC e NCNI.
4. Funcionamento, controle e geração de estratégias de comando para os inversores e
retificadores de corrente MNC trifásicos (ou polifásicos).
5. Estudo aprofundado sobre os retificadores de tensão MNC (tipo buck), com FP
quase-unitário.
6. Estudo e comparação de técnicas de comutação suave aplicadas a todos os
conversores MNC.
7. Aprofundamento do estudo sobre os conversores multiníveis simultâneos em tensão
e corrente, MNCV.
Referências Bibliográficas
[1] Baliga, B. J., “Power ICs in the Saddle”, IEEE Spectrum, July 1995, pp. 34-49.
223
[2] Kaplan, G., “Industrial Electronics”, IEEE Spectrum, January/1996, pp. 96-100.
[3] Temple, V. A. K., “MOS-Controlled Thyristors’ Several Virtues”, IEEE Spectrum, July/1995,
pp.38-39.
[4] Butchers, D., “Multiple Discretes or Modules?”, PCIM Europe, November/December, 1994, pp.
308-311.
[5] Connolly, A. e Srajber, D., “IGBT PWM Converter With Current Capability From 400A to
2000A”, Power Conversion Proceedings, Ocotober, 1993, pp. 265-271.
[6] Mehta, H., “Toward Multi-Kiloampere And -Kilovolt Devices”, IEEE Spectrum, July 1995, pp.
46-47.
[7] Semikron Data Book, “Semicondutores de Potência”, pp. A-67 a A-73.
[8] Letor, R., “Static and Dynamic Behavior of Paralleled IGBT's”, IEEE IAS '90.
[9] Keller, C. e Tadros,Y., "Are Paralleled IGBT Modules or Paralleled IGBT Inverters the Better
Choice?", 1993 EPE.
[10] Dumolard, B. e Petit, J., “Controler Huit Gros IGBT en Parallele”, Electronique No.37- Avril
1994.
[11] Dapkus II, D. A., “Parallel Operation Of IGBTs”, Proc. of Power Conversion, September/1994,
pp. 175-183.
[12] Flairty, C. W., “A 50 Kva Adjustable-Frequency 23-Phase Controlled Rectifier Inverter”, Anais
do AIEE Industrial Electronics Symposium, September, 1961.
[13] Stefanovic’, V. R. e Bhagwat, P. M., “Generalized Structure of a Multilevel PWM Inverter”,
IEEE Trans. on Industry Applications, Vol. IA-19, No. 6, November/December 1983.
[14] Jiang, Y. e Lee, F. C., “Three-Level Boost Converter and its Application in Single-Phase Power
Factor Correction”, Anais do IEEE PESC’94, pp. 127-133.
[15] Zhang, M.; Jiang, Y. e Lee, F. C., “Single-Phase Three-Level Boost Power Factor Correction
Converter”, Anais do IEEE APEC ’95, pp. 434-439.
[16] Martins, A.; Kassick, V. e Barbi, I., “Control Strategy for the Double-Boost Converter in
Continuous Conduction Mode Applied to Power Factor Correction”, Anais do PESC ’96, pp.
1066-1072.
[17] Hoft, R.; Khuwatsamrit, T.; Foldes, A. e Morozowich, M., “30-kVA Transistor Inverter
Auxiliary Power Supply for People Mover, Part I-Power Circuit”, Transactions on Industry
Applications, Vol. IA-19, No.5, September/October 1993, pp. 717-724.
[18] Marchesoni, M., “High-Performance Current Control Techniques For Applications To Multilevel
High-Power Voltage Source Inverters”, IEEE Transactions on Power Electronics, Vol. 7, No. 1,
January, 1992, pp. 189-204.
[19] Biswas, S. K.; Basak, B.; Sathiakumar, S. e Vithayathil, J., “A New 3-Phase Current Source
Inverter with Flexible PWM Capability”, Anais do IEEE IAS ’85, pp. 1069-1074.
224
[20] Garth, D. R.; Muldoon, W. J.; Benson, G. C. e Costague, E. N., “Multi-phase, 2 Kilowatt, High
Voltage, Regulated Power Supply”, Anais do IEEE Power Conditioning Specialists Conference
Record, pp. 110-116, 1971.
[21] Miwa, B. A.; Otter, D. M. e Schlecht, M. F., “High Efficiency Power Factor Correction Using
Interleaving Techniques”, Anais do IEEE APEC ‘92, pp. 557-568, 1992.
[22] Redl, R. e Balogh, L., “Power-Factor Correction with Interleaved Boost Converters in
Continuous-Inductor-Current Mode”, IEEE APEC ‘93.
[23] Matsui, K., “A Pulsewidth Modulated Inverter with Parallel-Connected Transistors by Using
Current Sharing Reactors”, Anais do IEEE IAS '85, pp.1015-1019.
[24] Matsui, K.; Asao, M; Ueda, F.; Tsuboi, K e Iwata, K., “A Technique of Parallel Connections of
Pulsewidth Modulated NPC Inverters by Using Current Sharing Reactors”, IEEE PESC ’93, pp.
1246-1251.
[25] Hombu, M; Ueda, S; Honda, K.; Ueda, K., “A Mulltiple Current Source GTO Inverter with
Sinusoidal Output Voltage and Current”, IEEE IAS '87.
[26] Zhang, Z. e Ooi, B. T., “Multi-Modular Current-Source SPWM Converters for Superconducting
Magnetic Energy Storage System”. IEEE PESC ‘92.
[27] Chandorkar, M.C. e Divan, D. M., “Control Techniques for Dual Current Source GTO Inverters”,
Anais do PCC-Yokohama ‘93.
[28] Kassakian, J. G., “High Frequency Switching and Distributed Conversion in Power Electronics
Systems”, Anais do Power Electronics and Motion Control (PEMC 90), Budapest, 1990.
[29] Perreult, D. J.; Kassakian, J. G. e Martin, H., “A Soft-Switched Parallel Inverter Architecture
with Minimal Output Magnetics”, Anais do IEEE Power Electronics Specialists Conference
(PESC 94), 1994, pp.970-977.
[30] Walker, L., “Parallel Redundant Operation of Static Power Converters”, Anais do IEEE Industry
Applications Conference, 1973, pp. 603-614.
[31] Kohama, T.; Ninomiya, T.; Shoyama, M. e Ihara, F., “Dynamic Analysis of Parallel Module
Converter System with Current Balance Controllers”, Anais do IEEE Telecommunications
Energy Conference, 1994, pp. 190-195.
[32] Maliniak, D., “Dense DC-DC Converters Actively Share Stress”, Electronic Design, Jan. 21,
1993, pp. 39-44.
[33] Perreult, D. J. e Kassakian, J. G., “An Assesment of Cellular Architectures for Large Converter
Systems”, Anais do 1st International Power Electronics and Motion Control Conference, June
1994, pp. 70-79.
[34] Perreult, D. J.; Selders Jr., R. e Kassakian, J. G., “Frequency-Based Current-Sharing Techniques
for Paralleled Power Converters”, Anais do PESC’96, pp.1073-1079.
225
[35] Divan, D. e Skibinski, G., “Zero Switching Loss Inverters for High Power Applications”, Anais
do IEEE IAS ’87, pp. 627-634.
[36] Youn, M. e Hoft, R., “Analysis of Parallel Operation of Inverters”, Anais do IEEE IAS ’76, pp.
951-958.
[37] Vorpérian, V., “Simplified Analysis of PWM Converters Using the Model of the PWM Switch;
Part I: Continuous Conduction Mode”, VPEC newsletter Current, Fall 1988, pp. 1-09.
[38] Nabae, A., Takakashi, I., Akagi, H., “A New Neutral-Point-Clamped PWM Inverter”, IEEE
Trans. on Industry Applications, Vol. IA-17, No.5, September/October 1981.
[39] Maruyama, T. e Kumano, M., “New PWM Control Method For A Three-Level Inverter”, Anais
do IPEC ’91, vol.2, pp. 870-877.
[40] Choi, N. S.; Cho, J. G. e Cho, G. H., “A General Circuit Topology of Multilevel Inverter”, Anais
do Power Electronics Specialists Conference (PESC ’91), pp. 96-103.
[41] Meynard, T. A. e Foch, H., “Multi-level Conversion: High Voltage Choppers and VoltageSource Inverters”, Anais do IEEE Power Electronics Specialists Conference (PESC '92), pp. 397403.
[42] Meynard, T. A. e Foch, H., “Multi-level Choppers for High Voltage Applications”, EPE Journal,
Vol.2, no.1, March 1992, pp. 45-50.
[43] Maruyama, T. e Kumano, M., “New PWM Method for a Three-Level Inverter”, Anais do
IPEC’90, pp. 870-877.
[44] C’uk, S. e Middlebrook, R. D., “A General Unified Approach to Modelling Switching-Converter
Power Stages,” Proceedings of IEEE PESC 1976, pp.18-34.
[45] Kislovski, A., “General Small-Signal Analysis Method for Switching Regulators,” Anais do PCI,
1982, pp.1-5.
[46] Kislovski, A., Redl, R. e Sokal, N., “Dynamic Analysis of Switching-Mode DC-DC Converters”,
Van Nostrand Reinhold, New York, 1991.
[47] Vorpérian, V., “Simplified Analysis of PWM Converters Using the Model of the PWM Switch;
Part II: Discontinuous Conduction Mode”, VPEC newsletter Current, Fall 1988, pp. 10-20.
[48] Braga, H. e Barbi, I., “A New Technique for Parallel Connection of Commutation Cells Analysis, Design and Experimentation, ” Anais do PESC’95, pp. 81-86, 1995.
[49] Braga, H. e Barbi, I., “A 4.5kW Buck Converter Implemented with Three IGBT’s Associated by
Means of a New Paralleling Technique,” Anais do European Power Electronics Conference EPE’95, pp. 2624-2627, 1995.
[50] Thorborg, K., Power Electronics, cap.2. Prentice Hall Internation Ltd., 1988.
[51] Heuman, K., Basic Principles of Power Electronics, Springer-Verlag Berlin Heidelberg, 1985.
[52] Enjeti, P. e Martinez, R., “A High Performance Single Phase AC to DC Rectifier with Input
Power Factor Correction”, Anais do IEEE APEC ’93, pp.190-195.
226
[53] Pomílio, J. A., Wisnivesky, D. e Lira, A. C., “A New Topology for the Bending Magnets Power
Supply at LNLS”, IEEE Trans. Nucl. Science, Vol.39, no. 5, pp. 1506-1511, October 1992.
[54] Wisnivesky, D.; Lira, A. C.; Silva, Â. R.; Arroyo, F. C.; Oliveira, L.H e Miele, L., “HighPrecision Current Supply System for the LNLS Magnets”, Anais do 3o Congresso Brasileiro de
Eletrônica de Potência, COBEP ’96, pp. 359-364.
[55] Meynard, T. A. e Davancens, P., “Current Balance in Paralleled Commutation Cells”, Anais do
Power Conversion and Intelligent Motion Conference PCIM’95.
[56] Braga, H. e Barbi, I., “Current Multilevel DC-DC Converters , ” Anais do III Congresso
Brasileiro de Eletrônica de Potência, COBEP’95, 1995.
[57] Montrose, M. I., “Printed Circuit Board Design Techniques for EMC Compliance”, IEEE Press,
1996.
[58] Tarter, R. E., Principles of Solid-State Power Conversion, Howard W. Sams & Co., Inc., 1985,
pp. 433-465.
[59] Barbi, I., Projeto de Fontes Chaveadas, Notas do curso oferecido pelo INEP-UFSC, 1990, pp.
68-70.
[60] Antunes, F., Braga, H. e Barbi, I., “Application of a Generalized Current Multilevel Cell to a
Current Source Inverter”, Anais do IEEE IECON ’95, pp.
, 1995.
[61] Antunes, F., Braga, H. e Barbi, I., “A Five Level Current Source Inverter for High Power
Applications”, Anais do COBEP ’95, pp. 521-526, 1995.
[62] Daher, S., Thé, R. e Antunes, F., “Multilevel Current Source Inverter - The Switching Control
Strategy for High Power Application ”, Anais do IECON ’96, pp. 1752-1757, 1996.
[63] Daher, S., Thé, R. e Antunes, F., “Problema de Controle de um Inversor Multinível em
Corrente”, Anais do CBA ’96, pp. 423-428, 1996.
[64] Braga, H. e Barbi, I., “A New Technique for Parallel Connection of Commutation Cells Analysis, Design and Experimentation,” IEEE Transactions on Power Electronics (no prelo).
[65] Braga, H. e Barbi, I., “A Unity Power Factor Rectifier Based on a Two-Cell Boost Converter
Using a New Parallel-Connection Technique”, Anais do IEEE PESC’96, pp. 1620-1626.
[66] Norma Prática da Telebrás 240-510-***, Telebrás, 1995.
[67] Mohan, N.; Undeland, T. e Ferraro, R., “Sinusoidal Line Current Rectification With a 100kHz BSIT STEP-UP Converter, IEEE PESC ‘84., pp. 92-98.
[68] Gaidzinski, P.; Souza, A. e Barbi, I., “Analysis and Design of a New ZVS-Boost PWM Converter
for High Power Factor Applications”, Anais do II COBEP, COBEP ‘93, pg. 162-166, 1993.
[69] Gaidzinski, P. e Barbi, I., “Unidade Retificadora de Alta Performance, 1500W-25A, para
Telecomunicações”, Tese de Mestrado do INEP/UFSC, 1993.
[70] Silva, C. S., “Power Factor Correction with the UC3854,” Application Note U-125, Unitrode,
Lexington, MA, EUA, 1990.
227
[71] Keller, R. e Baker, G., “Unity Power Factor Off-Line Switching Power Supplies,” Anais do IEEE
PESC’84, pp. 332-339.
[72] Canesin, C. e Barbi, I., “A Unity Power Factor Multiple Isolated Output Switch Mode Power
Supply Using a Single Switch,” Anais do IEEE APEC’91, pp. 430-436.
[73] Canesin, C. e Barbi, I., “Analysis and Design of Constant Frequency Peak Current Controlled
High Power Factor Boost Rectifier with Slope Compensation”, Anais do IEEE APEC’96, pp.
807-813.
[74] Dierberger, K. e Grafham, D., “Design of a 3000 Watt Single Mosfet Power Factor Correction
Circuit”, Power Conversion Proceedings, October 1993.
[75] Hua, G.; Leu, C. e Lee, F., “A Novel Zero-Voltage-Transition PWM Converters”, Anais do IEEE
PESC ’92, pp.55-61.
[76] Martins, D.; Seixas, F.; Brilhante, J. e Barbi, I., “A Family of Dc-to-Dc PWM Converters Using a
New ZVS Commutation Cell”, Anais do IEEE PESC ‘93.
[77] Braga, H., Souza, A. e Barbi, I., “Unidade Retificadora de Alta Performance 3000W, 50A/60V
para Telecomunicações”, Relatório Interno INEP-UFSC, Novembro, 1995.
[78] Foch, H., Roux, J., “Dispositifs et Ensembles de Conversion Statique d’Énergie Électrique à
Semiconducteurs”, Brevet ANVAR no. 8214192, 1982.
[79] Foch, H., Roux, J., “Interface de Pilotage d’un Interrupteur Statique Électronique du Type
Commandable”, Brevet ANVAR no. 8407708, 1984.
[80] Huliehel,F; Lee, F. e Cho, H., “Small-Signal Modeling of the Single-Phase Boost High Power
Factor Converter with Constant Frequency Control,” Anais do IEEE Power Electronics
Specialists Conference, PESC’92, 1992.
[81] Sugimoto, “ ”, Patente Japonesa 80.260, 1982 (cf. Referência [1] de [43]).
Apêndice A -
Arquivos de Simulação no Pspice®
Cap.1: Arquivo <b2v.cir>
*CONVERSOR CC-CC BUCK.2I
*HENRIQUE A.C. BRAGA
Vin
S1
D1
S2
D2
C1
Lo
Ro
V1
V2
1
2
3
1
0
2
4
5
G1
G2
0
4
4
2
3
3
5
0
0
0
500
G1 0 chave
diodo
G2 0 chave
diodo
50u
ic=250
2000u ic=1
10
PULSE(0 15 1p 1p 1p 30u 50u)
PULSE(0 16 1u 1p 1p 30u 50u)
.MODEL DIODO D(Rs=.1 Vj=.6V)
.MODEL CHAVE VSWITCH(RON=.1 ROFF=10MEG VON=10 VOFF=1)
.options abstol = 10uA itl5=0 itl4=60 chgtol = 10.000p
+
reltol = .01 tnom = 0 vntol = 10uV ; *ipsp*
.tran
1.000u 3.000m 0
1u; *ipsp*
.probe
.END
========== ooooo ======
Cap.2: Arquivo <b2i.cir>
*CONVERSOR CC-CC BUCK.2I
*HENRIQUE A.C. BRAGA
228
v
S1
D1
S2
D2
L1
Lo
Co
Ro
V1
V2
1
1
0
1
0
2
3
4
4
G1
G2
0
3
3
2
2
3
4
0
0
0
0
50
G1 0 chave
diodo
G2 0 chave
diodo
250u
800u
100u
1.5
PULSE(0 15 1p 1p 1p 30u 50u)
PULSE(0 16 5u 1p 1p 30u 50u)
.MODEL DIODO D(Rs=.1 Vj=.6V)
.MODEL CHAVE VSWITCH(RON=.1 ROFF=10MEG VON=10 VOFF=1)
.options abstol = 1nA itl5=0 itl4=60 chgtol = 10.000p
+
reltol = .01 tnom = 0 vntol = 1uV ; *ipsp*
.tran
5.000u 6.000m 0
0 ; *ipsp*
.probe
.END
Cap.2: Arquivo <b2i_nonzero.cir>
*CONVERSOR CC-CC BUCK.2I
*HENRIQUE A.C. BRAGA
Vin
S1
D1
S2
D2
L1
Lo
Ro
V1
V2
1
1
0
1
0
2
3
4
G1
G2
0
3
3
2
2
3
4
0
0
0
50
G1 0 chave
diodo
G2 0 chave
diodo
150u
400u
0.32
PULSE(0 15 1p 1p 1p 40u 50u)
PULSE(16 0 15u 1p 1p 10u 50u)
.MODEL DIODO D(Rs=.1 Vj=.5V)
.MODEL CHAVE VSWITCH(RON=.1 ROFF=10MEG VON=10 VOFF=1)
.options abstol = 1uA itl5=0 itl4=60 chgtol = 10.000p
+
reltol = .01 tnom = 0 vntol = 1uV ; *ipsp*
.tran
5.000u 8.000m 0
uic ; *ipsp*
.probe
.END
========== ooooo ==========
Cap.3: Arquivo <b2i3nmod.cir>
*CONVERSOR CC-CC BUCK.2I-tres-niveis;
*Inclui resposta do Modelo-Constante de tempo rapida
Vin
S1
D1
S2
D2
L1
Lo
Co
Ro
V1
V2
1
1
0
1
0
2
3
4
4
G1
G2
0
3
3
2
2
3
4
0
0
0
0
pulse(0 50 1p 1p 1p 10m 10.2m)
G1 0 chave
diodo
G2 0 chave
diodo
50u
400u
10u
1.5
PULSE(0 15 1p 1p 1p 30u 50u)
PULSE(0 16 1u 1p 1p 30u 50u)
.MODEL DIODO D(Rs=.05 Vj=.1V)
.MODEL CHAVE VSWITCH(RON=.09 ROFF=10MEG VON=10 VOFF=1)
.probe i(Vin) v(2) v(3) v(v1) v(v2) i(S1) i(S2) i(D1)
i(D2)
+v(4) v(5) v(6) i(Lo) i(L1)
.END
========== ooooo ==========
Cap.4: Arquivo <full2iret.cir>
*CONVERSOR FULL-BRIDGE, 2I-phase shift *Retificador de Saida
*HENRIQUE A.C. BRAGA
Vin 1 0
S1 1 11
Ds1 11 3
D1 3 1
S2 1 9
Ds2 9 2
D2 2 1
S3 6 16
Ds3 16 0
D3 0 6
S4 5 14
Ds4 14 0
D4 0 5
S5 1 15
Ds5 15 6
D5 6 1
S6 1 13
Ds6 13 5
D6 5 1
S7 3 12
Ds7 12 0
D7 0 3
S8 2 10
Ds8 10 0
D8 0 2
L1 2 3
L2 5 6
Ld 3 4
;Retificador
Db1 4 7
Db2 8 5
Db3 5 7
Db4 8 4
Lo 7 20
Ro 20 8
;Co 20 8
V1 G1 0
V3 G3 0
V2 G2 0
V4 G4 0
120
G1 0 chave
diodo
diodo
G1 0 chave
diodo
diodo
G2 0 chave
diodo
diodo
G2 0 chave
diodo
diodo
G3 0 chave
diodo
diodo
G3 0 chave
diodo
diodo
G4 0 chave
diodo
diodo
G4 0 chave
diodo
diodo
7u
7u
20u
de Saida
diodo
diodo
diodo
diodo
200u
3.75
50u
PULSE(0 15 1p
PULSE(0 15 250u
PULSE(15 0 249.9u
PULSE(0 15 500.1u
1p
1p
1p
1p
1p
1p
1p
1p
500u
500u
500.2u
499.8u
1000u)
1000u)
1000u)
1000u)
.MODEL DIODO D(Rs=.05 Vj=.6V)
.MODEL CHAVE VSWITCH(RON=.09 ROFF=10MEG VON=10 VOFF=1)
.options abstol = 10nA itl5=0 itl4=60 chgtol=100p
+
reltol = .01 tnom = 0 vntol = 100uV ; *ipsp*
.tran
1.000u 3m 0
1.000u
; *ipsp*
;.ic v(4,5)=90
.probe
.END
========== ooooo ==========
Cap.4: Arquivo <full2ipwm.cir>
* Modelo Linear:
Eo 5 0 laplace {v(1)} =
+
{(0.2+50u*s)*(9u*s+0.6)/(0.3p*s*s*s+21.27n*s*s+160.15u*s+0
.31)}
EL 6 0 laplace {v(1)} =
+ {(0.9u*s+0.06)/(0.3p*s*s*s+21.27n*s*s+160.15u*s+0.31)}
Rx 5 0 10k
Ry 6 0 10k
.options abstol = 1uA itl5=0 itl4=60
+
chgtol = 10.000p reltol = .05 tnom = 0 vntol = 10u ;
*ipsp*
.tran
10.000u 3.000m 0
5.000u
; *ipsp*
*CONVERSOR FULL-BRIDGE, 2I-PWM
*HENRIQUE A.C. BRAGA
Vin
S1
Ds1
D1
S2
Ds2
D2
S3
Ds3
D3
1
1
10
3
1
20
2
30
6
0
0
10
3
1
20
2
1
0
30
6
170
G1 0 chave
diodo
diodo
G1 0 chave
diodo
diodo
G1 0 chave
diodo
diodo
229
S4
Ds4
D4
S5
Ds5
D5
S6
Ds6
D6
S7
Ds7
D7
S8
Ds8
D8
L1
L2
Lo
Ro
40
5
0
1
50
6
1
60
5
70
3
0
80
2
0
2
5
3
4
0
40
5
50
6
1
60
5
1
0
70
3
0
80
2
3
6
4
5
G1 0
diodo
diodo
G2 0
diodo
diodo
G2 0
diodo
diodo
G2 0
diodo
diodo
G2 0
diodo
diodo
7u
7u
10m
0.5
chave
chave
chave
chave
chave
*Geracao PWM
v1 13 0 sin (0 6 60 0 0 0)
r1 13 0 10k
vt 16 0 pulse (10 -10 0 .4m .4m 1e-12 .8m)
r6 16 0 10k
EPW2 g2 0 TABLE {V(16)-V(13)} (-1e-2,0) (0,15) (1e-2,15)
EPW1 g1 0 TABLE {V(g2)-v(0)} (0,15) (1,0) (2,0)
r10 g1 0 10k
r20 g2 0 10k
.MODEL DIODO D(Rs=.05 Vj=.6V)
.MODEL CHAVE VSWITCH(RON=.09 ROFF=10MEG VON=10 VOFF=1)
.options abstol = 1uA itl5=0 itl4=60 chgtol = 10.000p
+
reltol = .01 tnom = 0 vntol = 1uV ; *ipsp*
.tran
10u 0.1
0.05
50.000u uic ; *ipsp*
.probe v(3,5) i(Lo) i(L1) i(L2) i(S1) i(S2) i(S3) i(S4)
+ i(S5) i(S6) i(S7) i(S8) i(D1) i(D2) i(D3) i(D4) i(D5)
+ i(D6) i(D7) i(D8)
.END
========== ooooo ==========
Cap.4: Arquivo <b3incni.cir>
*CONVERSOR CC-CC BUCK.3I
*HENRIQUE A.C. BRAGA
Vin
S1
D1
S2
D2
S3
D3
L1
L2
L3
Lo
Ro
V1
V2
V3
4
4
0
4
0
4
0
1
2
3
5
6
G1
G2
G3
0
1
1
2
2
3
3
5
5
5
6
0
0
0
0
250V
G1 0 chave
diodo
G2 0 chave
diodo
G3 0 chave
diodo
12.5u
12.5u
12.5u
700u
5
PULSE(0 15 1p 1p 1p 30u 50u)
PULSE(0 16 50n 1p 1p 30u 50u)
PULSE(0 16 100n 1p 1p 30u 50u)
.MODEL DIODO D(Rs=.1 Vj=.1V)
.MODEL CHAVE VSWITCH(RON=.1 ROFF=10MEG VON=10 VOFF=1)
.options abstol = 1nA itl5=0 itl4=20
+
chgtol = 10.000p reltol = .01 tnom = 0 vntol = 1nA ;
*ipsp*
.tran
1.000u 2.000m 0
10.000u uic ; *ipsp*
.probe v(2) v(3) v(4) v(v1) v(v2) v(v3) i(S1) i(S2) i(S3)
i(Lo)
+ i(L1) i(L2) i(L3) i(D1) i(D2) i(D3) i(Vin) v(5)
.END
========== ooooo ==========
Cap.4: Arquivo <b3ivar01.cir>
*CONVERSOR CC-CC BUCK.3I
*HENRIQUE A.C. BRAGA
Vin 4
S1 4
D1 0
S2 4
D2 0
S3 4
D3 0
r1
1
original
L1 2
L2 3
Lo 5
Ro 6
V1 G1
V2 G2
V3 G3
0
1
1
2
2
3
3
5
5
6
0
0
0
0
250V
G1 0 chave
diodo
G2 0 chave
diodo
G3 0 chave
diodo
5
1mohm ; curto-circuito no lugar de L1
25u
25u
2m
5
PULSE(0 15 1p 1p 1p 30u 50u)
PULSE(0 16 50n 1p 1p 30u 50u)
PULSE(0 16 100n 1p 1p 30u 50u)
.MODEL DIODO D(Rs=.1 Vj=.1V)
.MODEL CHAVE VSWITCH(RON=.1 ROFF=10MEG VON=10 VOFF=1)
.options abstol = 1nA itl5=0 itl4=20
+
chgtol = 10.000p reltol = .01 tnom = 0 vntol = 1nA ;
*ipsp*
.tran
1.000u 2.000m 0
10.000u uic ; *ipsp*
.probe v(2) v(3) v(4) v(v1) v(v2) v(v3) i(S1) i(S2) i(S3)
i(Lo)
+ i(r1) i(L1) i(L2) i(D1) i(D2) i(D3) i(Vin) v(5)
.END
========== ooooo ==========
Cap.4: Arquivo <csi_paral.cir>
*CSI (MULTINIVEL EM CORRENTE)
*Chaveamento em Paralelo Convencional 3 Níveis
Ii 0 1 100A
S5 1 6 C5 0 CHAVE
S3 3 10 C3 0 CHAVE
S7 2 7 C7 0 CHAVE
S1 3 11 C1 0 CHAVE
S8 2 8 C8 0 CHAVE
S2 4 12 C2 0 CHAVE
S6 1 9 C6 0 CHAVE
S4 4 13 C4 0 CHAVE
*
*DEFINICAO DOS DIODOS
*
D5 6 3 DIODO
D7 7 3 DIODO
D3 10 0 DIODO
D1 11 5 DIODO
D2 12 5 DIODO
D4 13 0 DIODO
D8 8 4 DIODO
D6 9 4 DIODO
*
*DEFINICAO ELEMENTOS PASSIVOS
*
LP 1 20 150u ic=50
rp 20 2 0.001
LN 50 0 150u ic=50
rn 5 50 0.001
*
R0 3 4 3.0OHMS
C0 3 4 700u ic=0
*
*TENSOES DE CONTROLE DAS CHAVES
*
VC1 C1 0 PULSE(0 15 6.77m 0 0 8.333m 16.667m)
VC3 C3 0 PULSE(0 15 6.77m 0 0 8.333m 16.667m)
VC5 C5 0 PULSE(0 15 1.56m 0 0 8.333m 16.667m)
VC7 C7 0 PULSE(0 15 1.56m 0 0 8.333m 16.667m)
e2 C2 0 TABLE {v(C1)} (0,15) (7,15) (15,0)
230
e4 C4 0 TABLE {v(C3)} (0,15) (7,15) (15,0)
e6 C6 0 TABLE {v(C5)} (0,15) (7,15) (15,0)
e8 C8 0 TABLE {v(C7)} (0,15) (7,15) (15,0)
*
.MODEL CHAVE VSWITCH(RON=0.1 ROFF=1E+6 VON=4V VOFF=0.5V)
.MODEL DIODO D(VJ=0.4 RS=0.1)
.OPTIONS ITL4=60 ITL5=0 ABSTOL=1u VNTOL=10uV CHGTOL=100p
RELTOL=0.01
.tran
100.000u .5
0
100.000u uic ; *ipsp*
.probe
.END
========== ooooo ==========
Cap.4: Arquivo <b2i_loadstep.cir>
*CONVERSOR CC-CC BUCK.2I-degrau na saida
*HENRIQUE A.C. BRAGA
Vin 1 0
S1 1 3
D1 0 3
S2 1 2
D2 0 2
L1 2 3
Lo 3 4
Co 4 0
Ro 4 0
Rop 4 5
Sop 5 0
V1 G1 0
V2 G2 0
Vp gp 0
.MODEL DIODO
.MODEL CHAVE
240V
G1 0 chave
diodo
G2 0 chave
diodo
15u ic=25
700u ic=50
200u ic=120
2.4
2.4
gp 0 chave
PULSE(0 15 1p 1p 1p 25u
PULSE(0 16 1p 1p 1p 25u
PULSE(0 16 2m 1p 1p 7m
D(rs=.05 Vj=.5V)
VSWITCH(RON=.1 ROFF=10MEG
*HENRIQUE A.C. BRAGA
Vin
S1
D1
S2
D2
S3
D3
R1
L1
R2
L2
R3
Lo
Ro
V1
V2
V3
4
4
0
4
0
4
0
1
2a
2
3a
3
5
6
G1
G2
G3
0
1
1
2
2
3
3
5
5
2a
5
3a
6
0
0
0
0
250V
G1 0 chave
diodo
G2 0 chave
diodo
G3 0 chave
diodo
100m
1m ic=50
100m
1m ic=50
100m
1m ic=150
1
PULSE(0 15 1p 1p 1p 30u 50u)
PULSE(0 16 5u 1p 1p 30u 50u)
PULSE(0 16 10u 1p 1p 30u 50u)
.MODEL DIODO D(Rs=.05 Vj=.1V)
.MODEL CHAVE VSWITCH(RON=.1 ROFF=10MEG VON=10 +VOFF=1)
50u)
50u)
7m)
.options abstol = 1nA itl5=0 itl4=20
+
chgtol = 10.000p reltol = .01 tnom = 0 vntol = 1nA ;
*ipsp*
.tran
1.000u 2.000m 0
10.000u uic ; *ipsp*
.probe v(2) v(3) v(4) v(v1) v(v2) v(v3) i(S1) i(S2) i(S3)
i(Lo)
+i(L2) i(L3) i(D1) i(D2) i(D3) i(Vin) v(5) i(R1)
.END
========== ooooo ==========
VON=10 +VOFF=1)
Cap.6: Arquivo <csi_symdel.cir>
.options abstol = 1nA itl5=0 itl4=60 itl5=0
+
chgtol = 10.000p reltol = .01 tnom = 0 vntol = 1nA ;
*ipsp*
.tran
5.000u 7.000m 0
0 uic ; *ipsp*
.probe i(Lo) i(L1) i(S1) i(S2) i(D1) i(D2) v(4)
.END
========== ooooo ==========
Cap.5: Arquivo <b2i_compres.cir>
*CONVERSOR CC-CC BUCK.2I-Tres Niveis-inclui parasitas
* e Compensação Resistiva - HENRIQUE A.C. BRAGA
Vin
rin
S1
r1
D1
r2
S2
D2
L1
r
Lo
Ro
V1
V2
10
10
4a
4
4b
4
2
2
3
4
1
5
G1
G2
0
1
0
4a
1
4b
0
1
2
3
5
4
0
0
45
0.01
;resistência interna da fonte
G1 0 chave
0.05
;resistência de compensação
diodo
0.05
;resistência de compensação
G2 0 chave
diodo
700u ic=5.5
0.05
;resistência parasita de L1
950u ic=11
2.8
PULSE(0 15 5u 1p 1p 35u 50u)
PULSE(0 16 1p 1p 1p 35u 50u)
.MODEL DIODO D(Rs=.05 Vj=.6V)
.MODEL CHAVE VSWITCH(RON=.09 ROFF=10MEG +VON=10 VOFF=1)
.options abstol = 1uA itl5=0 itl4=60 chgtol = 100.00p
+
reltol = .01 tnom = 0 vntol = 10uV ; *ipsp*
.tran
2.000u 5.000m 0
1u
uic ; *ipsp*
.probe
.END
========== ooooo ==========
Cap.5: Arquivo <b3iLRmulti.cir>
*CONVERSOR CC-CC BUCK.3I NCRI
*Quatro níveis, 2 indutores e 1 resistor
*CSI (MULT-NIVEL EM CORRENTE)
*Chaveamento Simétrico com Delay 5 Níveis
Ii 0 1 100A
S5 1 6 C5 0 CHAVE
S3 3 10 C3 0 CHAVE
S7 2 7 C7 0 CHAVE
S1 3 11 C1 0 CHAVE
S8 2 8 C8 0 CHAVE
S2 4 12 C2 0 CHAVE
S6 1 9 C6 0 CHAVE
S4 4 13 C4 0 CHAVE
*
*DEFINICAO DOS DIODOS
*
D5 6 3 DIODO
D7 7 3 DIODO
D3 10 0 DIODO
D1 11 5 DIODO
D2 12 5 DIODO
D4 13 0 DIODO
D8 8 4 DIODO
D6 9 4 DIODO
*
*DEFINICAO ELEMENTOS PASSIVOS
*
L1 1 20 50m ic=50
r1 20 2 0.001
L2 50 0 50m ic=50
r2 5 50 0.001
*
R0 3 4 3.0OHMS
C0 3 4 700u ic=0
*
*TENSOES DE CONTROLE DAS CHAVES
*
VC1 C1 0 PULSE(0 15 6.77m 0 0 8.333m 16.667m)
VC3 C3 0 PULSE(0 15 7.27m 0 0 8.333m 16.667m)
VC5 C5 0 PULSE(0 15 1.56m 0 0 8.333m 16.667m)
VC7 C7 0 PULSE(0 15 2.06m 0 0 8.333m 16.667m)
e2 C2 0 TABLE {v(C1)} (0,15) (7,15) (15,0)
e4 C4 0 TABLE {v(C3)} (0,15) (7,15) (15,0)
e6 C6 0 TABLE {v(C5)} (0,15) (7,15) (15,0)
e8 C8 0 TABLE {v(C7)} (0,15) (7,15) (15,0)
*
231
.MODEL CHAVE VSWITCH(RON=0.1 ROFF=1E+6 VON=4V VOFF=0.5V)
.MODEL DIODO D(VJ=0.4 RS=0.1)
.OPTIONS ITL4=60 ITL5=0 ABSTOL=1u VNTOL=10uV CHGTOL=100p
RELTOL=0.01
.tran
100.000u .5
0
100.000u uic ; *ipsp*
.probe
.END
========== ooooo ==========
Cap.6: Arquivo <csi_assimsc.cir>
*CSI (MULT-NIVEL EM CORRENTE)
*Chaveamento Assimétrico ("larguras iguais")
Ii 0 1 100A
S5 1 6 C5 0 CHAVE
S3 3 10 C3 0 CHAVE
S7 2 7 C7 0 CHAVE
S1 3 11 C1 0 CHAVE
S8 2 8 C8 0 CHAVE
S2 4 12 C2 0 CHAVE
S6 1 9 C6 0 CHAVE
S4 4 13 C4 0 CHAVE
*
*DEFINICAO DOS DIODOS
*
D5 6 3 DIODO
D7 7 3 DIODO
D3 10 0 DIODO
D1 11 5 DIODO
D2 12 5 DIODO
D4 13 0 DIODO
D8 8 4 DIODO
D6 9 4 DIODO
*
*DEFINICAO ELEMENTOS PASSIVOS
*
L1 1 20 150mH ic=50
rp 20 2 0.01
L2 50 0 150mH ic=50
rn 5 50 0.01
*
R0 3 4 3.0OHMS
C0 3 4 700u ic=0
*
*TENSOES DE CONTROLE DAS CHAVES
*
VC5 C5 0 PULSE(0 15 2.08m 0 0 10.42m 16.667m)
VC7 C7 0 PULSE(0 15 4.17m 0 0 6.25m 16.667m)
VC3 C3 0 PULSE(0 15 6.25m 0 0 10.42m 16.667m)
VC1 C1 0 PULSE(0 15 8.34m 0 0 6.25m 16.667m)
*
e2 C2 0 TABLE {v(C1)} (0,15) (7,15) (15,0)
e4 C4 0 TABLE {v(C3)} (0,15) (7,15) (15,0)
e6 C6 0 TABLE {v(C5)} (0,15) (7,15) (15,0)
e8 C8 0 TABLE {v(C7)} (0,15) (7,15) (15,0)
*
.MODEL CHAVE VSWITCH(RON=0.1 ROFF=1E+6 VON=4V VOFF=0.5V)
.MODEL DIODO D(VJ=0.4 RS=0.1)
.OPTIONS ITL4=60 ITL5=0 ABSTOL=1u VNTOL=10uV CHGTOL=100p
RELTOL=0.01
.tran
100.000u 1
0
100.000u uic ; *ipsp*
.probe i(L1) i(L2) i(S1) i(S2) i(S3) i(S4) i(S5) i(S6)
+i(S7) i(S8) v(1,2) v(50) i(R0) i(C0) v(3,4) v(vc5)
+v(vc1) v(vc3) v(e4) v(vc7) v(e6) v(e8) v(e2)
.END
========== ooooo ==========
Cap.6: Arquivo <csi_simsc.cir>
*CSI (MULTINÍVEL EM CORRENTE)
*Chaveamento Simétrico
Ii 0 1 100A
S5 1 6 C5 0 CHAVE
S3 3 10 C3 0 CHAVE
S7 2 7 C7 0 CHAVE
S1 3 11 C1 0 CHAVE
S8 2 8 C8 0 CHAVE
S2 4 12 C2 0 CHAVE
S6 1 9 C6 0 CHAVE
S4 4 13 C4 0 CHAVE
*
*DEFINICAO DOS DIODOS
*
D5 6 3 DIODO
D7 7 3 DIODO
D3 10 0 DIODO
D1 11 5 DIODO
D2 12 5 DIODO
D4 13 0 DIODO
D8 8 4 DIODO
D6 9 4 DIODO
*
*DEFINICAO ELEMENTOS PASSIVOS
*
L1 1 20 150mH ic=50
rp 20 2 0.01
L2 50 0 150mH ic=50
rn 5 50 0.01
*
R0 3 4 3.0OHMS
C0 3 4 700u ic=0
*
*TENSOES DE CONTROLE DAS CHAVES
*
V1a C1a 0 PULSE(0 15 8.34m 0 0 10.42m 33.333m)
V1b C1b 0 PULSE(0 15 27.08m 0 0 6.24m 33.333m)
e1 C1 0 value = {v(c1a)+v(c1b)}
V3a C3a 0 PULSE(0 15 10.42m 0 0 6.24m 33.333m)
V3b C3b 0 PULSE(15 0 2.08m 0 0 22.92m 33.333m)
e3 C3 0 value = {v(c3a)+v(c3b)}
V5a C5a 0 PULSE(0 15 14.58m 0 0 6.24m 33.333m)
V5b C5b 0 PULSE(15 0 6.24m 0 0 22.92m 33.333m)
e5 C5 0 value = {v(c5a)+v(c5b)}
V7a C7a 0 PULSE(0 15 12.50m 0 0 10.42m 33.333m)
V7b C7b 0 PULSE(15 0 4.16m 0 0 27.08m 33.333m)
e7 C7 0 value = {v(c7a)+v(c7b)}
*
e2 C2 0 TABLE {v(C1)} (0,15) (7,15) (15,0)
e4 C4 0 TABLE {v(C3)} (0,15) (7,15) (15,0)
e6 C6 0 TABLE {v(C5)} (0,15) (7,15) (15,0)
e8 C8 0 TABLE {v(C7)} (0,15) (7,15) (15,0)
*
.MODEL CHAVE VSWITCH(RON=0.1 ROFF=1E+6 VON=4V VOFF=0.5V)
.MODEL DIODO D(VJ=0.4 RS=0.1)
.OPTIONS ITL4=60 ITL5=0 ABSTOL=1u VNTOL=10uV CHGTOL=100p
RELTOL=0.01
.tran
100.000u 1
0
100.000u uic ; *ipsp*
.probe i(L1) i(L2) i(S1) i(S2) i(S3) i(S4) i(S5) i(S6)
+i(S7) i(S8) v(1,2) v(50) i(R0) i(C0) v(3,4) v(e1)
+v(e2) v(e3) v(e4) v(e5) v(e6) v(e7) v(e8)
.END
========== ooooo ==========
Cap.6: Arquivo <retca_cc2cell.cir>
*Retificador Buck MNC - 5 Níveis
*Fator de Potência Unitário
*Circuito de entrada
*
Vi 3 4 sin(0 170 60 0 0 0)
L1 2 1 100m ic=50
S5 6 1 C5 0 CHAVE
S7 7 2 C7 0 CHAVE
S3 10 3 C3 0 CHAVE
S1 11 3 C1 0 CHAVE
S6 9 1 C6 0 CHAVE
S8 8 2 C8 2 CHAVE
S2 12 4 C2 0 CHAVE
S4 13 4 C4 0 CHAVE
L2 0 5 100m ic=50
*
*DEFINICAO DOS DIODOS
*
D5 3 6 DIODO
D7 3 7 DIODO
D3 0 10 DIODO
232
D1
D6
D8
D2
D4
5
4
4
5
0
11 DIODO
9 DIODO
8 DIODO
12 DIODO
13 DIODO
*
*Filtro e Carga
*
Lo 1 14 300m ic=100
Ro 14 0 0.8
*
*
*TENSOES DE CONTROLE DAS CHAVES
V5
V7
V3
V1
e6
e8
e2
e4
C5
C7
C3
C1
C6
C8
C2
C4
0
0
0
0
0
2
0
0
PULSE(15 0 6.712963m 0 0 9.259222m 16.667m)
PULSE(0 15 1.62037m 0 0 7.4073777m 16.6667m)
PULSE(15 0 0.69444m 0 0 9.259222m 16.6667m)
PULSE(0 15 7.63889m 0 0 7.4073777m 16.6667m)
table {v(C5)} (0,15) (7,15) (15,0)
table {v(C7,0)} (0,15) (7,15) (15,0)
table {v(C1)} (0,15) (7,15) (15,0)
table {v(C3)} (0,15) (7,15) (15,0)
.MODEL CHAVE VSWITCH(RON=0.1 ROFF=1E+6 VON=2.5V VOFF=2.0V)
.MODEL DIODO D(VJ=0.2 RS=0.1)
.OPTIONS ITL4=60 ITL5=0 ABSTOL=1u VNTOL=10uV CHGTOL=100p
RELTOL=0.01
.tran
50.000u .5
0
0
uic ; *ipsp*
.probe
.END
========== ooooo ==========
Cap.7: Arquivo <bo2izvtid.cir>
Circuito Boost MNC-2 células; Comutação suave via ZVT
*circuito de potência
If
S1
D1
Dp1
Cr1
Xs1
L1
S2
D2
Dp2
Cr2
Xs2
Vo
0
1
1
0
1
G
1
4
4
0
4
G
2
1
0
2
1
0
0
4
0
2
4
0
0
0
20
G1 0 chave
diodo
diodo
2nF ic=0
1 G1 TDUAL
15u ic=10
G2 0 chave
diodo
diodo
2nF ic=0
4 G2 TDUAL
400
*circuito
Da1 1 5
Da2 4 5
Lr 5 3
Da3 3 2
Sa 3 0
comutação suave - ZVT
diodo
diodo
10u
diodo
Ga 0 chave
Va Ga 0 pulse (0 15 0 1p 1p 1u 14u)
Ra Ga 0 10k
Vg G 0 pulse (0 15 0 1p 1p 10u 14u)
* SUBCIRCUITO TIRISTOR DUAL
.SUBCKT TDUAL G1 S D G
*
^ ^ ^ ^
*
| | | |
*
| | | (Gate Saida)
*
| | (Drain)
*
| (Source)
*
(Gate Entrada)
* Espera pulso (e.g 12V) em G1 e libera
* pulso de 15 Volts em G, se Vds=0.
* TIRISTOR DUAL
EA 1 S table {v(D,S)} (0,15) (3.5,15) (7,0)
EB 2 S table {v(G1,S)} (-1,0) (0,0) (1,15)
R2 Gi
Va 4
Ra 4
Da1 Gi
Da2 Gi
Eo Gk
ro Gk
co G
.ENDS
S
S
Gi
1
2
S
G
S
470
15
22
diodo
diodo
table {v(Gi,S)} (-1,0) (1,0) (13,15)
25
1n
.model chave vswitch(ron=0.3 roff=1e6 von=10 voff=2)
.model diodo D(rs=0.1 Vj=0.7 Cjo=200p)
.tran
200n 60u
0
50n uic ; *ipsp*
.options itl5 = 0 itl4 = 60 abstol = 1n chgtol = 100p
+
reltol = .01 vntol = 1u ; *ipsp*
.probe
.end
========== ooooo ==========
Cap.7: Arquivo <bofpreal.cir>
Circuito Boost com alto FP (malha de corrente)
*Comutação suave via ZVT/Tiristor Dual
*circuito de potência
vin 1 2 sin (0 311 60 0 0 0)
d1 1 3 diodo
d2 2 3 diodo
d3 50 1 diodo
d4 50 2 diodo
rs 0 50 0.1
Lf 3 4 700u ic=0
dp 4 5 mur850
M1 4 G1 0 0 irfp450
Xs1 6a 0 4 G1 TDUAL
L1 4 4a 10u ic=0
M2 4a G2 0 0 irfp450
Xs2 6a 0 4a G2 TDUAL
dpa 4a 5 mur850
co 5 0 680u ic=400
ro 5 0 50
*Adaptação do sensor de corrente
ra1 50 70 10k
ra2 70 90 10k
eax 90 0 0 70 100k
*circuito auxiliar de comutação
Da1 4 4b mur850
Da2 4a 4b mur850
Lr 4b 4c 10u
Da 4c 5 mur850
Ma 4c Gx 0 0 irfp460
*elementos de controle
vref 15 0 sin (0 2.06 60 0 0 0)
rref 15 0 10k
eref 8 0 value = {abs(v(15))}
*Controle de corrente
r1 90 7 22k
x1 8 7 20 30 10 lf411
c1 9 10 680p
c2 7 10 68p
r3 7 9 82k
r4 10 11 1k
r5 13 12 1k
r6 20 6 1k
x2 11 12 20 30 6 0 lm311 ; pulsos para chaves
em 6a 0 table {v(6,0)} (-1,0) (1,0) (2,15)
dzls 10a 10 D1N744
Vls 10a 0 .7
*monoestavel
vmono Gx 0 pulse (0 15 0 1p 1p 1u 14.286u)
Rx Gx 0 10k
vds 13 0 pulse (0 3.7 0 14.266u 10n 10n 14.286u)
va1 20 0 15
va2 30 0 -15
233
* SUBCIRCUITO TIRISTOR DUAL
.SUBCKT TDUAL G1 S D G
*
^ ^ ^ ^
*
| | | |
*
| | | (Gate Saida)
*
| | (Drain)
*
| (Source)
*
(Gate Entrada)
* Espera pulso (e.g 12V) em G1 e libera
* pulso de 15 Volts em G, se Vds=0.
* TIRISTOR DUAL
EA 1 S table {v(D,S)} (0,15) (8,15) (9.0,0)
EB 2 S table {v(G1,S)} (-1,0) (0,0) (1,15)
R2 Gi S 470
Va 4 S 15
Ra 4 Gi 22
Da1 Gi 1 d1n916
Da2 Gi 2 d1n916
Eo Gk S table {v(Gi,S)} (-1,0) (10,0) (13,15)
ro Gk G 25
.ENDS
.model D1N744
D(Is=0.05u Rs=10m Bv=2.5 Ibv=0.05u
Cjo=100p)
.model diodo D(Vj=0.4 Cjo=100p)
.temp 100
.lib hb.lib
.tran
2u .017
0
0.2u uic ; *ipsp*
.options itl5 = 0 itl4=50 abstol = 1n chgtol = 100.0p
+
reltol = .01 vntol = 1u ; *ipsp*
.probe v(7) v(8) v(10) v(13) v(6a) i(L1) i(Lf)
+ id(M1) id(M2) i(dp) i(dpa) v(90) v(4) v(4a) v(Vin)
i(Vin)
.end
========== ooooo ==========
Cap.8: Arquivo <b2i2v.cir>
*CONVERSOR CC-CC BUCK.2I/2V
*HENRIQUE A.C. BRAGA
Vin
S1
D1
S2
D2
S3
D3
S4
D4
C1
C2
r1
L2
r2
Lo
Ro
V1
V2
1
5
6
1
0
2
3
1
0
5
2
7
4
60
70
8
G1
G2
0
7
7
5
6
4
4
2
3
6
3
70
60
70
8
0
0
0
1000
G1 0 chave
diodo
G2 0 chave
diodo
G1 0 chave
diodo
G2 0 chave
diodo
10u ic=500
10u ic=500
0.1
.05m ic=50
0.1
700u ic=100
8
PULSE(0 15 1p 1p 1p 40u 50u)
PULSE(16 0 15u 1p 1p 10u 50u)
.MODEL DIODO D(Rs=.1 Vj=.5V)
.MODEL CHAVE VSWITCH(RON=.4 ROFF=1MEG VON=10 VOFF=1)
.options abstol = 1uA itl5=0 itl4=60 chgtol = 10.000p
+
reltol = .01 tnom = 0 vntol = 1uV ; *ipsp*
.tran
5.000u 10m 0
uic ; *ipsp*
.probe
.END