Estudo e Implementação de um Conversor cc

Propaganda

Agradecimentos
A realização desta dissertação marca mais uma etapa em minha vida, sendo
assim, há pessoas que contribuı́ram de forma peculiar para a concretização deste trabalho,
entre as quais gostaria de prestar meus sinceros agradecimentos.
Gostaria de agradecer preliminarmente a Deus; pelo dom da vida, pelo sustento,
inspiração e conhecimento; por até aqui estar ao meu lado em todos os momentos me
capacitando e fortalecendo.
A minha esposa Rayanne Miranda Rodrigues por todo carinho, companheirismo
e amor desprendidos durante este perı́odo de estudos e ausências.
Aos meus pais Daniel Orlando Rodrigues, Marli Assunção Rodrigues e irmão
Fernando Rodrigues Assunção, pelas orações, noites de sono perdidas, e, apoio incondicional.
Ao meu Co-Orientador Dr. Porfirio Cabaleiro Cortizo exı́mio educador e mestre,
a meu Orientador Dr. Marcos Antônio Severo. A vocês, minhas reais manifestações de
respeito e gratidão. Um misto de austeridade e competência, disciplina e inteligência;
Obrigado.
Ao Programa de Pós Graduação em Engenharia Elétrica, pela oportunidade de
realização deste trabalho e disponibilização dos recursos necessários.
A APERAM pela oportunidade de tempo concedida para dedicação desta dissertação, aos meus colegas da Aperam e em especial gostaria de agradecer ao Gláucio
Barros Barcelos por todo apoio prestado na realização deste texto e apresentação.
Agradeço à Fapemig o aporte financeiro ao projeto de pesquisa.
Finalizando, agradeço a todos que de modo direto e indireto contribuı́ram, de
alguma forma, para a conclusão desta etapa, sendo comigo vitoriosos em mais uma fase de
minha vida, com profundo reconhecimento e gratidão; Muito Obrigado!
“Tudo tem o seu tempo determinado, e há tempo para
todo propósito debaixo do céu.”
(Eclesiastes 3:1)
Resumo
Este trabalho apresenta o estudo e avaliação experimental do controle e da topologia de
um conversor c.c.-c.c. boost entrelaçado, operando em regime de condução contı́nua –
CCM. Esta topologia por sua vez vem apresentando diversas aplicações e funcionalidades
na busca atual pelo uso das energias renováveis. A mitigação dos efeitos de sombreamento
nos painéis fotovoltaicos, o uso em veı́culos hı́bridos como conversor multi-fase de interligação de múltiplas fontes, como célula de combustı́vel e Energy Storage System – ESS
são algumas das aplicações mais estudadas. A modelagem do conversor é desenvolvida
utilizando um modelo de circuito de pequenos sinais em média linear para operação em
CCM, as funções de transferência em malha aberta da corrente do indutor em relação à
tensão de entrada e a razão ciclica são apresentadas e permitem a correta modelagem para
o controle pulse width modulation - PWM. Destaca-se o uso de duas malhas internas de
controle de corrente com deslocamento de fase entre os sinais de gate drive de 180o e uma
malha externa para controle da tensão. O uso desta topologia, com bobinas entrelaçadas
no conversor elevador de tensão boost atribui vantagens significativas ao sistema, entre
elas: a redução do dimensionamento dos elementos passivos utilizados, um menor ı́ndice
de interferência EMI e a maior confiabilidade do circuito. Os resultados de simulações e
experimentais utilizando o software SIMULINK Matlab e o Kit Texas HV SOLAR Digital
Controlled C2000 Piccolo DSP TMS28035 comprovam o potencial da estrutura estudada.
Palavras-chave: Boost entrelaçado; Modelagem de pequenos sinais; pulse width modulation
- PWM.
Abstract
This project presents the experimental study and evaluation of the control and the topology of a CC-CC interwoven boost converter, operating in a continuous conduction mode CCM. This topology has been presenting diverse applications and functions in the search
for renewable powersources, which is taking place nowadays.The mitigation of the effects
of shading in the photovoltaic panels, its use in hibryd vehicles as a multi-channel current
converter for linking multiple power sources, as fuel cells and Energy Storage System - ESS
are some of the of the most studied applications.The design of the converter is developed
using a model of a circuit using small signals in a linear average for the CCM operation.
The transfer functions in open loop of the inducer in relation to the feeding tension and
duty cycle are presented, and allow the correct design for the pulse width modulation control - PWM.The use of two internal loops of current control with phase shift between the
gate drive signals of 180 degrees and an extermal loop for tension control is highlighted.The
use of this topology, with interwoven coils in the boost tension elevator converter provides
major advantages to the system, for instance: the reduction of the passive element positioning utilized in the work, a lower EMI interference rate and the increased effectiveness
of the circuit.The results of the simulations and experiments using SIMULINK Matlab
software and the Texas Kit HV SOLAR Digital Controlled DSP TMS28035 C2000 Picollo
Texas software prove the potential of this structure.
Keywords: Interwoven boost; small signal design; pulse width modulation - PWM.
Sumário
Lista de Figuras
iii
Lista de Tabelas
vii
Lista de Abreviaturas e Sı́mbolos
viii
1 Introdução
1.1 Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Objetivos Especı́ficos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3 Estrutura da Dissertação . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2 Conversor Estático Boost
2.1 Revisão Conversor Boost c.c.-c.c. . . . . . . . . . . . . . . . . .
2.2 Topologia do conversor boost entrelaçado . . . . . . . . . . . . .
2.2.1 Limites para tempo de condução das chaves . . . . . . .
2.2.2 Estratégia de Controle. . . . . . . . . . . . . . . . . . . .
2.3 Descrição do sistema no espaço de estados . . . . . . . . . . . .
2.4 Análise no espaço de estados . . . . . . . . . . . . . . . . . . .
2.5 Modelo de variáveis de estado médio . . . . . . . . . . . . . . .
2.6 Introdução as pequenas perturbações . . . . . . . . . . . . . . .
2.7 Função Transferencia tensão de saı́da pela corrente no indutor .
2.8 Seleção dos componentes passivos para o estágio de potência . .
2.9 Projeto de controladores pelo método de resposta em frequência
2.10 Considerações Finais . . . . . . . . . . . . . . . . . . . . . . . .
1
2
2
2
.
.
.
.
.
.
.
.
.
.
.
.
4
4
7
10
11
12
14
15
16
19
21
23
27
3 Simulações e Resultados
3.1 Simulação do conversor boost entrelaçado . . . . . . . . . . . . . . . . . . .
3.2 Degrau positivo aplicado a referência de corrente . . . . . . . . . . . . . . .
28
28
32
i
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
3.3
3.4
3.5
3.6
3.7
3.8
.
.
.
.
.
.
.
.
.
34
35
39
42
44
47
50
52
53
.
.
.
.
54
54
60
62
65
5 Considerações Finais
5.1 Conclusões . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 Sugestões para Trabalhos Futuros . . . . . . . . . . . . . . . . . . . . . . .
66
66
67
Referências Bibliográficas
68
Anexo
A.1
A.2
A.3
A.4
70
71
72
72
73
3.9
Degrau negativo aplicado a referência de corrente . . . . . . . . . . . . .
Degrau positivo de referência de tensão. . . . . . . . . . . . . . . . . . .
Degrau negativo aplicado a referência de tensão . . . . . . . . . . . . . .
Degrau negativo de carga resistiva . . . . . . . . . . . . . . . . . . . . . .
Degrau positivo de carga resistiva . . . . . . . . . . . . . . . . . . . . . .
Efeito das variações paramétricas dos indutores . . . . . . . . . . . . . .
3.8.1 Primeira solução: malhas de controle da corrente em cada indutor
3.8.2 Segunda solução: acoplamento dos indutores . . . . . . . . . . . .
Considerações finais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4 Resultados Experimentais
4.1 Implementação digital do controlador
4.2 Implementação controlador digital . .
4.3 Formas de onda coletadas . . . . . .
4.4 Considerações Finais . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
A Manipulação de matrizes no espaço de estados
Modelo de variáveis de estado médio . . . . . . . . . . .
Modelo grandes sinais em regime permanente . . . . . .
Modelo pequenos sinais . . . . . . . . . . . . . . . . . . .
Função de transferência de pequenos sinais . . . . . . . .
ii
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Lista de Figuras
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9
2.10
2.11
2.12
2.13
Topologia de um conversor boost . . . . . . . . . . . . . . . . . . . . . . . .
Forma de onda da corrente iL para o regime de condução: (a) Regime
de condução crı́tica.(b) Regime de condução descontı́nua. (c) Regime de
condução contı́nua. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interligação de ”n”células na topologia de entrelaçamento . . . . . . . . .
Topologia conversor boost entrelaçado de duas células . . . . . . . . . . . .
Representação das correntes iL1 , iL2 e corrente total iLtotal , sinal PWM e as
correntes em S1 e d1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Corrente nos indutores para diferentes valores de duty cycle (a) Considerando duty cycle de 0,45. (b) Considerando duty cycle de 0,50. (c) Considerando duty cycle de 0,55. . . . . . . . . . . . . . . . . . . . . . . . . . .
Topologia das malhas de controle, interna atuando no controle das correntes
nos indutores e externa para regulação da tensão de saı́da. . . . . . . . . .
Circuito equivalente para conversor boost c.c.-c.c. no MCC. (a) Circuito
equivalente para chave fechada. (b) Circuito equivalente para chave aberta.
Forma de onda da corrente no indutor para conversor boost . . . . . . . . .
Forma de onda da tensão de saı́da para o conversor boost . . . . . . . . .
Diagrama de Bode de Gild (função de transferência de malha aberta com
ganho ajustado, mas não compensado),Gc (compensador) . . . . . . . . . .
Diagrama de Bode de G (função de transferência de malha aberta com
ganho ajustado, mas não compensado),Gc (compensador), GcG(função de
transferência de malha aberta compensada) . . . . . . . . . . . . . . . . .
Diagrama de Bode de G (função de transferencia de malha aberta com ganho
ajustado, mas não compensado). . . . . . . . . . . . . . . . . . . . . . . . .
iii
5
6
8
9
9
10
11
12
22
23
24
25
26
2.14 Diagrama de Bode de G (função de transferencia de malha aberta com
ganho ajustado, mas não compensado),Gc (compensador), GcG(função de
transferencia de malha aberta compensada) . . . . . . . . . . . . . . . . .
3.1
3.2
3.3
3.4
3.5
3.6
3.7
3.8
3.9
3.10
3.11
3.12
3.13
3.14
3.15
3.16
3.17
3.18
Layout do conversor boost entrelaçado simulado no ambiente SIMULINK .
Esquemático da simulação das malhas de controle no Simulink. . . . . . . .
Sinal do PWM, triangulares defasadas de 180 ◦ . . . . . . . . . . . . . . . .
Corrente total ILt , corrente nos indutores IL1 , IL2 e o ripple na tensão de
saı́da Vb . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Tensão de saı́da Vb e detalhe do ripple de tensão no barramento c.c. . . .
Correntes nos indutores IL1 , IL2 , ILtotal e os sinais PWM respectivos, durante
a variação da referência de corrente. . . . . . . . . . . . . . . . . . . . . . .
Simulação da resposta da malha de corrente frente a variação no sinal de
referência Iref de 3, 2A para 5, 2A. . . . . . . . . . . . . . . . . . . . . . . .
Demonstra a técnica ”leading triangle”, ou seja, a corrente é amostrada na
metade do perı́odo de chave fechada. . . . . . . . . . . . . . . . . . . . . .
Demosntra as correntes nas bobinas IL1 , IL2 , o entrelaçamento ILtotal e os
sinais PWM respectivos, durante a variação da referência de corrente aos
15ms. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Sinais amostrados de corrente para o controlar Ci(s) ?? Corrente ILmed e
referência Iref , saı́da do controlador (duty cycle). (b) Ampliação do instante
de variação da referência de corrente. . . . . . . . . . . . . . . . . . . . .
Tensão de saı́da Vb e as correntes nos indutores IL1 , IL2 e o entrelaçamento
ILt após um degrau de 15% na referência de tensão. . . . . . . . . . . . . .
Comportamento das correntes nas bobinas IL1 ,IL2 e o entrelaçamento ILt
para o instante de variação na referência de tensão. . . . . . . . . . . . . .
Sinais Vref , Vmed e saı́da Reg.PI para o instante de variação da referência de
tensão. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Sinais de entrada do controlador de corrente iref, imed e saı́da Reg.PI para
o instante de varição da referência de tensão T1=15ms. . . . . . . . . . .
Sinal PWM para o instante de variação da referência de tensão. . . . . . .
Tensão de saı́da e corrente nos indutores IL1 ,IL2 e ILtotal . . . . . . . . . .
Sinais de entrada do controlador de tensão Vref, Vmed e saı́da Reg.PI para
o instante de variação da tensão de referência. . . . . . . . . . . . . . . . .
Sinais de entrada do controlador de corrente Iref, Imed e saı́da Reg.PI. . .
iv
27
29
29
30
31
31
32
33
34
35
35
36
36
37
38
38
39
40
41
3.19 Sinal PWM para as chaves, variação do duty cicle para o instante de variação
da referência de tensão. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.20 Gráfico da tensão de saı́da Vb e das correntes nos indutores IL1 , IL2 e corrente
total ILt para o instante de variação da corrente de carga. . . . . . . . . . .
3.21 Sinais de entrada do controlador de tensão Vref, Vmed e saı́da Reg.PI para
o instante de entrada de carga T1=15ms. . . . . . . . . . . . . . . . . . .
3.22 Sinais de entrada do controlador de corrente Iref, Imed e saı́da Reg.PI para
o instante de entrada de carga T1=15ms. . . . . . . . . . . . . . . . . . . .
3.23 Gráfico da tensão de saı́da Vout e das correntes nos indutores IL1 , IL2 e da
corrente total ILt para o instante de variação da corrente de carga. . . . .
3.24 Sinais de entrada do controlador de tensão Vref, Vmed e saı́da Reg.PI para
o instante de saı́da de carga T1=15ms. . . . . . . . . . . . . . . . . . . . .
3.25 Sinais de entrada do controlador de corrente Iref, medição da corrente Imed
e saı́da Reg.PI para o instante de redução de carga T1=15ms. . . . . . . .
3.26 Ripple de tensão e corrente de saı́da. . . . . . . . . . . . . . . . . . . . . .
3.27 Corrente nos indutores L1 , L2 e na entrada para diferentes indutores L1 e L2
3.28 Detalhe da corrente nos indutores L1 , L2 e na entrada . . . . . . . . . . . .
3.29 Detalhe da corrente nos indutores L1 , L2 e na entrada . . . . . . . . . . . .
3.30 Detalhe da corrente nos indutores L1, L2 e na entrada para indutores diferentes
3.31 Espectro harmônico da corrente na entrada para indutores L1 e L2 iguais. .
3.32 Espectro harmônico da corrente na entrada para indutores L1 e L2 diferentes.
3.33 Acoplamento entre os indutores do conversor boost entrelaçado. . . . . . .
3.34 Detalhe da corrente nos indutores L1 e L2 acoplados iguais. . . . . . . . . .
3.35 Espectro harmônico da corrente na entrada para indutores acoplados. . . .
4.1
4.2
4.3
4.4
4.5
4.6
Kit Texas HV SOLAR Digital Controlled C2000 Piccolo (a) Foto real da
placa e (b) Diagrama blocos do funcionamento. . . . . . . . . . . . . . . .
Blocos de programação para biblioteca Dplib . . . . . . . . . . . . . . . . .
Diagrama esquemático de uma entrada ADC . . . . . . . . . . . . . . . .
Circuito de entrada para ADC no DSP TMS28035 . . . . . . . . . . . . . .
Estratégia de controle e medição das entradas ADC para implementação de
um conversor boost entrelaçado utilizando TMS28035. . . . . . . . . . . .
Circuito de condicionamento de sinal para as entradas ADC do Kit Texas
HV SOLAR Digital Controlled C2000 Piccolo (a) Divisor de tensão e (b)
Shunt de medição de corrente total. . . . . . . . . . . . . . . . . . . . . . .
v
41
42
43
44
45
45
46
47
48
49
49
50
51
51
52
52
53
55
55
56
57
58
60
4.7
4.8
4.9
4.10
Diagrama de blocos representativo do controlar digital . . . . . . . . . . .
Degrau gerado na referência de tensão. . . . . . . . . . . . . . . . . . . . .
Degrau na malha de tensão, escala de 50V/div; . . . . . . . . . . . . . . .
Defasamento entre os sinais do PWM1 e PWM2 gerados pela saı́da do DSP
TMS28035 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.11 Ripple de tensão no barramento de saı́da. . . . . . . . . . . . . . . . . . . .
4.12 Sequência de disparo para chave Q1 . . . . . . . . . . . . . . . . . . . . .
4.13 Corrente IL1 e IL2 nas bobinas do conversor . . . . . . . . . . . . . . . . .
A.1 Circuito equivalente para conversor Boost CC-CC no MCC. (a)Chave fechada - subintervalo D1Ts .(b)Chave aberta - subintervalo D2Ts . . . . . . .
vi
61
62
63
63
64
64
65
70
Lista de Tabelas
2.1
Parâmetros do estágio de potência do conversor boost entrelaçado. . . . . .
22
3.1
Parâmetros do estágio de potência do conversor entrelaçado, retirados do
Kit Texas HV Solar Digital Controlled C2000. . . . . . . . . . . . . . . . .
29
vii
Lista de Abreviaturas e Sı́mbolos
Abreviaturas
ADC
Analogue Digital Converter
BC
Conversor Boost Convencional
CCM
Modo de Condução Contı́nua.
CCS
Code Composer Studio
CMPx
Compare Module Registers ’x’
CPM
Current Programmed Mode
DCM
Modo de Condução Descontı́nua.
DPWM
Digital Pulse Width Modulation
DSP
Digital Signal Process
EMI
Eletromagnetic Interference.
ePWM
Enhanced Pulse Width Modulation
ESS
Energy Storage System.
FC
Frequência de corte
GPIO
General Purpose Input Output.
IBC
Conversor Boost Inteleaved (entrelaçado)
ISR
Interrupt Response System
MIBC
Conversor Boost Interleaved (entrelaçado) com multiplas chaves em paralelo.
viii
MPPT
Maximum Power Point Tracking
PIE
Peripheral Interrupt Expansion
PWM
Pulse Width Modulation
S/H
Sample/Hold
TBCNT
Time Base Counter
TCR
Timer Control Registers
TZ
Trip Zone
ix
Capı́tulo 1
Introdução
A maioria das fontes de energia renováveis, tais como células de combustı́vel
e células fotovoltaicas têm recebido uma grande atenção em todo o mundo nos campos
de pesquisa, pois o desenvolvimento de tecnologias para o aproveitamento destas fontes
representa uma ação estratégica para reduzir o consumo de combustı́veis fósseis (NEWLIN
et al., 2013)..
Neste contexto a eletrônica de potência com o estudo e aprimoramento dos
conversores desempenha um papel fundamental, isto é, existe hoje um renovado foco na
interface conversor de eletrônica de potência para as fontes de energia de corrente contı́nua.
Estas fontes de alimentação possuem baixa tensão de saı́da e requerem conexão em série
para reforço de tensão. Além disso, conversores c.c. - c.c. de reforço são geralmente usados
para aumentar a tensão a nı́veis adequados de trabalho.
Várias topologias de conversores c.c.-c.c. são citadas na literatura, entre elas o
boost, buck, buck-boost, serie ressonante, ponte completa, o push-pull, no entanto, elas não
são as mais indicadas, conforme (NEWLIN et al., 2013), por atribuı́rem ondulação (ripple)
de corrente na saı́da das fontes. De fato a ondulação (ripple) e o conteúdo harmônico da
corrente é um fenômeno que influencia na vida útil das células de combustı́vel, bem como
o tempo de vida das baterias em sistemas Energy Storage System ESS(HEGAZY et al.,
2012).
Outro aspecto importante no projeto de um conversor c.c.-c.c. é a seleção do
indutor e do capacitor de saı́da. A grande preocupação é o tamanho, custo e peso, principalmente em projetos de maior potência, o que faz a demanda por inovações tecnológicas
nesta área ser crescente, fabricantes estão continuamente projetando dispositivos capazes
de processar energia de forma mais eficiente permitindo os produtos serem cada dia mais
compactos e versáteis.
1
Em resposta a todos esses requisitos necessários para o adequado atendimento
e suprimento do setor de energias renováveis, os conversores ”boost”entrelaçado – IBC (Interleaved boost Converter) tem sido estudados nos últimos anos, ele atribui um potêncial de
melhoria ao desempenho de conversão de energia em termos de eficiencia, menor tamanho
dos componentes passivos, menor emissão eletromagnética conduzida, menor ondulação
(”ripple”) de corrente na entrada, ı́ndice de perdas das etapas de filtragem reduzido, perdas de comutação significativamente diminuı́da, melhor reposta aos transientes e maior
confiabilidade ao sistema.
Portanto, o estudo e entendimento desta topologia são apresentados neste trabalho.
1.1
Objetivos
O objetivo desta dissertação é o estudo, desenvolvimento, simulação e a implementação utilizando o DSP Texas TMS28035 de um conversor c.c.-c.c. ”boost”entrelaçado.
1.2
Objetivos Especı́ficos
Para se alcançar o objetivo principal deste trabalho os seguintes objetivos secundários também devem ser considerados:
• Estudo do conversor cc-cc boost; boost entrelaçado.
• Estudo da topologia de entrelaçamento dos indutores de entrada nos conversores
boost c.c.-c.c.
• Propor uma estrutura de controle de forma a garantir menor ondulação (ripple) na
corrente de entrada do conversor.
• Validar o projeto de controle do conversor boost entrelaçado com resultados de simulação e com resultados experimentais.
1.3
Estrutura da Dissertação
Nesta seção é apresentada a estrutura do trabalho com uma breve descrição
de cada um dos capı́tulos. Esta dissertação foi dividida em 5 capı́tulos distribuı́dos da
seguinte forma:
2
Capı́tulo 1 - Introdução: Apresenta os objetivos, a motivação e justificativa para o desenvolvimento deste trabalho, bem como a pesquisa realizada em diversas
fontes da literatura relacionada ao tema da dissertação para identificar e
adquirir embasamento para o desenvolvimento no projeto.
Capı́tulo 2 - Conversor Estático Boost: Apresenta uma descrição resumida do conversor
boost convencional e seu regime de condução, a modelagem no espaço de
estados é apresentada seguindo o modelo de pequenos sinais e a linearização
para um ponto de operação. Finalmente a função de transferência para os
modelos de interesse idl e vilb são demonstrados, juntamente com o projeto de
seus respectivos controladores.
Capı́tulo 3 - Simulações e Resultados: Apresenta as simulações computacionais juntamente com os resultados obtidos no programa Simulink Matlab para implementação do conversor boost entrelaçado operando em regime de condução
contı́nua. A estratégia de controle bem como a resposta da sintonia e projeto dos controladores são testados através da análise dos resultados das
malhas de controle.
Capı́tulo 4 - Resultados Experimentais: Apresenta a implementação do converosor boost
entrelaçado proposto neste trabalho e os resultados experimentais realizados
no Kit texas HV SOLAR Digital Controller C2000 DSP TMS28035.
Capı́tulo 5 - Considerações Finais: Apresenta as conclusões obtidas no desenvolvimento
do trabalho e também sugestões de trabalhos futuros.
3
Capı́tulo 2
Conversor Estático Boost
Este capı́tulo apresenta uma sucinta revisão do conversor boost operando em
modo de condução contı́nua. A Seção 2.1 demonstra sua topologia, equações e caracterı́sticas. A Seção 2.2 descreve a estratégia de entrelaçamento dos indutores no ramo de
entrada e suas vantagens para topologia do conversor boost.
Nas seções 2.3 a 2.7 é realizada a descrição detalhada do modelamento pelo
espaço de estados, introdução as pequenas perturbações, além das funções de transferência
de interesse do sistema.
A seção 2.8 identifica as equações para obtenção dos valores dos componentes
passivos do circuito estudado. Com base nestes valores aplicados à função de transferência
encontrada, é realizado o projeto dos controladores para malha interna e externa e apresentados na seção 2.9.
2.1
Revisão Conversor Boost c.c.-c.c.
A topologia clássica do circuito para o conversor boost c.c.-c.c. é apresentada na
Figura 2.1, neste conversor a tensão de saı́da é sempre maior ou igual à tensão de entrada,
por isso também recebe o nome de step up ou elevador de tensão, sendo representado pela
Equação (2.3). Sua entrada possui caracterı́sticas de fonte de corrente devido à presença
do indutor em série com a fonte de tensão, e a saı́da do circuito atribui caracterı́sticas de
fonte de tensão graças ao capacitor conectado ao barramento de saı́da. A Equação (2.4)
descreve a relação entre os valores médios da corrente no indutor IL e da corrente de saı́da
Ib , (RASHID et al., 1988).
Conforme ilustra a Figura 2.2(a), Figura 2.2(b) e Figura 2.2(c) pela análise
da corrente iL existem três modos possı́veis de operação: regime de condução contı́nua,
4
Figura 2.1: Topologia de um conversor boost
crı́tica e descontı́nua. A condução crı́tica encontra-se no limiar entre o regime de condução
contı́nua e descontı́nua, ela ocorre quando a corrente no indutor chega à zero exatamente
no instante em que o transistor entra em condução.
Assumindo então que o conversor esteja, em um primeiro momento, no regime
de condução crı́tica e logo após a potência de carga decresça, mantendo-se constante Vb e
D, atinge-se então, com a consequente diminuição da corrente iL , o regime de condução
descontı́nua, que é caracterizado pelo fato de que tanto o transistor quanto o diodo estão
bloqueados no tempo ∆t2 Ts .
É muito importante em um projeto, como descrito por (CREWS, May 2013),
conhecer as vantagens e desvantagens de cada modo de condução. O modo de condução
contı́nua apresenta problemas inerentes de estabilidade causados pela presença do zero
no semiplano da direita, entretando, no modo de condução descontı́nua a incidência de
picos de corrente e o esforço (stress) submetido às chaves e diodos são maiores, e como
consequência ocorre o aumento dos efeitos de EMI/RFI e as perdas ri2 .
Este trabalho delimita-se ao estudo do conversor em regime de condução contı́nua
MCC, neste modo a corrente no indutor flui continuamente sendo sempre iL (t) > 0, portanto, em regime permanente a integral no tempo da tensão no indutor L será 0, conforme
é apresentado pela Equação (2.1) e Equação (2.2).
Z
Ts
vL (t)dt = Vp DTs + (Vp − Vb ) D0 Ts
(2.1)
0
Vp ton + (Vp − Vb ) tof f = 0
Como mostrado na Figura 2.2(c), Ts = Ton + Tof f
5
(2.2)
vL
vL
iL
Vp
iL
Vp
t
t
(Vp-Vb)
ton
(Vp-vb)
ton
toff
∆1ts
ts
∆2ts
ts
(a)
(b)
vL
Vp
t
(Vp-Vb)
iL
t
ton
toff
ts
(c)
Figura 2.2: Forma de onda da corrente iL para o regime de condução: (a) Regime de condução crı́tica.(b)
Regime de condução descontı́nua. (c) Regime de condução contı́nua.
Vb
Ts
1
=
=
Vp
Tof f
1−D
(2.3)
Desconsiderando as perdas no circuito, a potência de entrada é igual a potência
6
de saı́da Pp = Pb , portanto, a identificação da relação entre a corrente de entrada e saı́da
torna-se clara, conforme Equação (2.4).
Vp Ip = Vb Ib
Ib
= (1 − D)
Ip
2.2
(2.4)
Topologia do conversor boost entrelaçado
O conversor boost classico c.c.-c.c. apresenta uma topologia simples e de fácil
construção sendo amplamente estudado pela literatura, no entanto, seu desempenho dinâmico
é pobre, devido ao efeito do zero no semi-plano direito. Além disso, analisando a Equação
(2.3) este conversor requer um grande capacitor de filtro de saı́da para manter uma
baixa ondulação na tensão Vb em razões cı́clicas mais elevadas, bem como, para correntes de carga mais elevadas, não sendo indicados para aplicações com alta densidade de
potência(HEGAZY et al., 2012), (NEWLIN et al., 2013).
A topologia para o conversor boost entrelaçado é apresentada pela Figura 2.4.
O modo de operação e funcionamento é semelhante ao modelo do conversor boost clássico
demonstrado na Seção 2.1.
Para aplicações em alta potência a interligação de conversores em paralelo é
recomendada (HEGAZY et al., 2012), trazendo ainda mais benefı́cios a operação desses
conversores no modo entrelaçado.
O entrelaçamento das células (transistores e diodos) requer que as mesmas estejam operando na mesma frequência de chaveamento, mas com uma fase deslocada em
radianos, ou seja, um deslocamento de fase entre os gate drives de
relação a outra de 2π
n
Ts
, sendo T s o perı́odo de comutação e “n” o número de células em paralelo (CHUNLIU
n
et al., 2009), conforme ilustra a Figura 2.3.
A operação intercalada de ”n” células produz um aumento ”n” vezes a frequência
do ripple da corrente de entrada Ip , e uma redução na magnitude de pico no ripple de corrente por um fator de ”n”(PERREAULT; KASSAKIAN, 1997), a Figura 2.5 ilustra o
entrelaçamento entre as correntes dos indutores.
Em resumo este processo contribui significativamente com o aumento da frequencia e diminuição da amplitude da ondulação (ripple) na corrente de entrada e tensão
7
Vcontrol
Icontrol
Célula 1
Vp
Célula 2
Load
..
.
Célula n
Figura 2.3: Interligação de ”n”células na topologia de entrelaçamento
de saı́da. O que implica na necessidade de um capacitor de saı́da menor (tamanho, custo,
peso), redução dos filtros, cancelamento de harmônicos entre as células e baixo EMI interferência eletromagnética. A divisão da corrente de entrada promove a diminuição
(tamanho, custo, peso) dos indutores utilizados, menores perdas ri2 , redução do efeito do
zero no semiplano direito (KOLLURI; NARASAMMA, 2013), menor stress para as chaves
e maior eficiencia na conversão de energia.
Este trabalho propõe o uso de duas células entrelaçadas o que estabelece um
deslocamento de 180 ◦ entre os comandos dos gates de disparo das chaves, como pode ser
visto na Figura 2.5. Também é apresentado que a frequência da corrente total iLt é duas
vezes a frequência encontrada na corrente dos enrolamentos das bobinas iL1 e iL2 , consequentemente, como iLt = iL1 + iL2 , ocorre a redução do ripple. Para este conversor boost
entrelaçado proposto são utilizados dois indutores, diodos e chaves semicondutoras identicas, assim ambos os canais de potência dividem a corrente e possuem um comportamento
igual. O controle é feito pelo modo de corrente média (ACC- Average current - mode) e
são controlados usando uma malha interna de corrente e uma malha externa de tensão do
barramento de saı́da.
8
Figura 2.4: Topologia conversor boost entrelaçado de duas células
iLt
iL2
iL1
s1
ON
s2
OFF
ON
OFF
is 1
is1
id1
id1
Figura 2.5: Representação das correntes iL1 , iL2 e corrente total iLtotal , sinal PWM e as correntes em S1
e d1 .
9
2.2.1
Limites para tempo de condução das chaves
O limite para o perı́odo de chaveamento segue o número de células (transistores
e diodo) a ser utilizado, portanto, o perı́odo máximo é Tns , sendo T s o perı́odo de comutação
e n o número de células em paralelo.
A corrente de entrada é a soma das duas correntes nos indutores, IL1 e IL2 . O
efeito do deslocamento de fase nas correntes dos indutores provoca a anulação mutua e a
redução do ripple na corrente de entrada. O melhor instante de cancelamento ocorre para
razão cı́clica igual a 50%, ou seja, quando o ciclo de trabalho se aproxima de 0,50, a soma
das duas correntes de diodo se aproxima a c.c. Neste ponto, o capacitor de saı́da tem que
filtrar apenas a ondulação da corrente no indutor.
Para os instantes onde ocorre a sobreposição dos comandos de gate para as
chaves, isto é, considerando o uso de duas células (como neste trabalho) para duty cycle
superior a 0, 5 ocorre o trabalho em paralelo das chaves, a Figura 2.6 mostra a caracterı́stica
do ripple de corrente considerando a variação do duty cycle.
(a)
(b)
(c)
Figura 2.6: Corrente nos indutores para diferentes valores de duty cycle (a) Considerando duty cycle de
0,45. (b) Considerando duty cycle de 0,50. (c) Considerando duty cycle de 0,55.
10
2.2.2
Estratégia de Controle.
O controle pelo modo de tensão possui largura de banda reduzida e apresenta
problemas de instabilidade, conforme apresenta (POMILIO, 1995) a função de transferência
da tensão Gv é de fase não mı́nima (possui um zero a direita do semiplano), logo apenas o
aumento da margem de fase e de ganho pode não ser suficiente para garantir a estabilidade
do sistema. Entre os métodos mais usuais e o mais indicado para esta aplicação esta o
Current Programmed Mode-CPM, onde um laço de controle interno de corrente é proposto
para simplificar o projeto do laço externo, de tensão, atribuindo uma dinâmica simples e
robusta. A Figura 2.7 demonstra este diagrama de controle.
A malha de controle de tensão de saı́da é a mais externa e o controlador Gv(s)
é o responsável por garantir a dinâmica da tensão de saı́da e o erro nulo. A saı́da deste
controlador fornece a corrente de referência da malha mais interna que controla a corrente
no indutor. O erro nulo e a dinamica desta malha são controlados pelo controlador Gi(s).
Os controladores Gv(s) e Gi(s) possuem limites de forma a garantir que: A saı́da de Gi(s)
nunca fique superior ou inferior aos valores máximos e mı́nimos de portdora do modulador
por largura de pulso (PWM) e que a saı́da de Gv(s) nunca fique menor que zero (não
existe corrente negativa no indutor) e maior que a máxima corrente admitida na entrada
do conversor.
Vref
+
-
Vb
ILref
Gv(s)
+
Gi(s)
PWM
d
Gil
il
Gvb
vb
-
IL
Figura 2.7: Topologia das malhas de controle, interna atuando no controle das correntes nos indutores e
externa para regulação da tensão de saı́da.
O método CPM também pode ser caracterizado pela forma e instante em que
se compara a corrente no indutor com a corrente de referência, conforme indica (BRAGA,
2008), isto é, a comparação da corrente iL pode ser feita no instante de pico, no vale ou
no valor médio. Dentre os três tipos citados o método de CPM média é o mais indicado,
conforme (PERREAULT; KASSAKIAN, 1997; BRAGA, 2008), por ter maior imunidade
a ruı́do, operar com freqüência constante e não precisar da rampa de compensação. O
11
controle CPM controla a corrente média no indutor iL em regime permanente, simplificando
o projeto do laço externo de tensão.
2.3
Descrição do sistema no espaço de estados
Considerando o conversor em regime de condução contı́nua e a variável para
ação de controle no transistor seja a modulação por largura de pulso PWM. Identificase que para cada intervalo de chaveamento existem dois estados associados ao conversor.
Cada estado correspondente ao circuito elétrico equivalente, apresentados na Figura 2.8 e
a posteriore descrito por equações de estado.
(a)
(b)
Figura 2.8: Circuito equivalente para conversor boost c.c.-c.c. no MCC. (a) Circuito equivalente para chave
fechada. (b) Circuito equivalente para chave aberta.
Para o instante de chave fechada 00 A100 , Figura 2.8(a), aplicando a lei de Kirchoff
das tensões para malha 1, obtém-se a Equação (2.5)
Vp − vL = 0
(2.5)
Sabe-se que:
vL = L
di
dt
Substituindo a Equação(2.6) na Equação(2.5) e isolando o termo
a Equação (2.7)
diL
Vp
=
dt
L
(2.6)
di
,
dt
encontra-se
(2.7)
Aplicando a lei de Kichorff das correntes no nó A obtem-se a Equação(2.8)
12
ic +
vb
=0
R
(2.8)
Sabe-se que:
ic = C
dvb
dt
(2.9)
Substituindo a Equação(2.9) na Equação(2.8) e isolando o termo
a Equação(2.10)
dv
,
dt
encontra-se
dvb
vb
=−
dt
(RC)
(2.10)
Reorganizando na forma matricial
"
diL
dt
dvb
dt
#
"
=
0
0
1
0 − (RC)
#"
iL
vb
#
"
+
1
L
0
#
h
Vp
i
(2.11)
Considerando agora o instante de chave aberta “A0”, Equação(2.8(b)), aplicando a lei de Kirchoff das tensões para malha 1, obtém-se a Equação(2.12)
Vp − vL − vb = 0
Substituindo a Equação(2.6) na Equação(2.12) e isolando o termo
se a Equação(2.13).
Vp − vb
di
=
dt
L
(2.12)
dv
dt
encontra-
(2.13)
Aplicando a lei de Kichorff das correntes no nó A obtem-se a Equação(2.14)
ic +
vb
= iL
R
13
(2.14)
Substituindo a Equação(2.9) na Equação(2.14) e isolando o termo
se a Equação(2.15)
dvb
iL
vp
=
−
dt
C
RC
dv
dt
encontra-
(2.15)
Rearranjando na forma matricial
"
2.4
diL
dt
dvb
dt
#
"
=
− L1
1
− RC
0
1
C
#"
iL
vb
#
"
+
1
L
#
h
0
Vp
i
(2.16)
Análise no espaço de estados
Um sistema complexo pode ter várias entradas e várias saı́das, e estas podem
estar interrelacionadas de uma maneira complexa. Para analisar tal sistema, é essencial
reduzir a complexidade nas expressões matemáticas, bem como recorrer a computadores
para realizar os cálculos complexos daı́ inerentes. A abordagem de espaço de Estados para
análise de sistemas é mais adequada sob este ponto de vista.
”Um sistema dinâmico pode ser descrito por equações diferenciais ordinárias
em que o tempo é a variável independente. Usando-se notação matricial, uma equação
diferencial de ordem 00 n00 pode ser representada por uma equação matricial diferencial de
primeira ordem. Se 00 n00 elementos do vector são um conjunto de variáveis de estado, então
a equação matricial diferencial é chamada equação de estado” (OGATA, 2003).
Uma representação geral das equações de estado de entrada e de saı́da é demonstrada pela Equação(2.17) e Equação(2.18), na forma de uma representação canônica
matricial para o sistema linear invariante no tempo.
dx(t)
= Ax(t) + Bu(t)
dt
(2.17)
y(t) = Cx(t) + Du(t)
(2.18)
"
x(t) =
x1 (t)
x2 (t)
#
"
dx(t)
dt
14
=
dx1(t)
dt
dx2(t)
dt
#
u(t) - variáveis de entrada.
x(t) - variáveis de estado.
y(t) - variáveis de saı́da (variáveis a serem medidas e controladas).
A, B, C, D - matrizes de constante de proporcionalidade.
Portanto as matrizes seguem a forma geral no espaço de estados, como apresentado na Equação(2.19) e Equação(2.20).
2.5
ẋ = A1 x + B1 u
0 ≤ t < d1 Ts
(2.19)
ẋ = A0 x + B0 u
d1 Ts ≤ t < Ts
(2.20)
Modelo de variáveis de estado médio
Considerando um ciclo de chaveamento obtém-se a descrição média do circuito,conforme (JÚNIOR, 2011), representado por < Ẋ > na Matriz 2.23. Nesta equação
são definidas A0 e B0 como matrizes para o modo de chave aberta, A1 e B1 como as
matrizes para o modo de chave fechada, ”d” é a razão cı́clica do circuito, sendo ponderado
o intervalo de tempo em condução e em corte do semicondutor.
< ẋ >= (A0 + d(A1 − A0 )) < x > + (B0 + d (B1 − B0 )) 
(2.21)
Dessa forma:
("
< ẋ >=
0
0
d0
0 − RC
#
"
+
0
d
C
− Ld
d
− RC
#)
("
<x>+
Então:
15
d0
L
0
#
"
+
d
L
0
#)

(2.22)
"
d
dt
2.6
iL
vb
#
"
=
0
d0
C
0
− dL
1
− RC
#"
iL
vb
#
"
+
1
L
0
#
h
Vp
i
(2.23)
Introdução as pequenas perturbações
Para se obter um modelo linear que seja de fácil análise, usualmente constroise um modelo de pequenos sinais linearizado sobre um ponto quiescente de operação,
sendo desprezadas as harmônicas de modulação e frequências de excitação (ERICKSON;
MAKSIMOVIC, 2001).
O modelo de pequenos sinais é obtido das matrizes 2.11 e 2.16, as variáveis
de estado, de entrada e saı́da são decompostas em um valor c.c. de regime permanente
somada as pequenas perturbações c.a., representadas por letras minúsculas grafadas como
ˆ x̂, û , conforme descrito na Equação(2.24), e denotam a variação entorno do ponto de
d,
operação(ERICKSON; MAKSIMOVIC, 2001).
d = D + dˆ
< x >= X + x̂


= U + û



(2.24)
Dessa forma, encontra-se a Equação(2.26).
h
i
ˆ
< Ẋ >= A0 + D (A1 − A0 ) + d (A1 − A0 )
h
i
B0 + D (B1 − B0 ) + dˆ(B1 − B0 )
h
i
A0 + D (A1 − A0 ) + dˆ(A1 − A0 )
h
i
ˆ
B0 + D (B1 − B0 ) + d (B1 − B0 )
16
X+
U+
x̂ +
û +
(2.25)
dx̂
ˆ
= (AX + BU ) + Ax̂(t) + B û(t) + {(A1 − A0 ) X + (B1 − B0 ) U }d(t)
|
{z
}
{z
}
|
dt
|{z}
1a Ordem
(2.26)
1a ordemtermosc.a.
termosc.c.
ˆ + (B1 − B0 )û(t)d(t)
ˆ
(A1 − A0 )x̂(t)d(t)
{z
}
|
2a Ordem
Devem ser feitas algumas considerações
minação dos termos não lineares de segunda ordem
turbações são pequenas. Outro fator admissı́vel é
˙ pois X é constante.
termo < Ẋ > se reduz a x̂,
< ẋ >=
plausı́veis, a primeira delas é a eliˆ dû),
ˆ tendo em vista que as per(dx̂,
demonstrado pela Equação(2.27), o
d(X + x̂)
d(X) d(x̂)
d(< x >)
=
=
+
= x̂˙
dt
dt
dt
dt
(2.27)
Para o modelo médio do conversor em equilı́brio também se deve considerar
que AX + BU = 0 (termo c.c.), pois as frequências naturais do conversor e das constantes de tempo das suas variáveis de entrada serem bem menores do que a frequência de
chaveamento.
Onde:
A = [A0 + D(A1 − A0 )]
B = [B0 + D(B1 − B0 )]
[(A1 − A0 )X + (B1 − B0 )U ] = M
.
a equação se reduz:
x̂˙ = Ax̂ + B û + M dˆ
x̂˙ = Ax̂ +
h
B M
17
i
"
û
dˆ
(2.28)
#
(2.29)
Fazendo a transformada de laplace
sx̂(s) = Ax̂(s) + Bt ût (s) → x̂(s) = (sI − A)−1 Bt ût (s)
(2.30)
Após manipulações matriciais, apresentadas no anexo, podemos concluir que
a corrente é função direta de dois parâmetros independentes entre si: Vˆp que representa
as variações ocorridas na tensão de entrada do conversor e dˆ são as variações do ciclo de
trabalho.
ˆ + Gvp vp(s)
îL (s) = Gid d(s)
ˆ
(2.31)
Onde:
Gid =
î(s)
|
ˆ Vˆp =0
d(s)
(2.32)
Gvp =
î(s)
|ˆ
v̂p (s) d=0
(2.33)
Sendo Gid a função de transferência da corrente no indutor em relação a razão
cı́clica, sua representação para o conversor boost segue como na Equação (2.34).
2
Vp s + RC
h
Gid =
s
+
L(1 − D) s2 + RC
(1−D)2
LC
i
(2.34)
A função de transferência Gid para o conversor boost entrelaçado é similar a
apresentada na Equação(2.34), considera-se que para o estágio de potência deste conversor
são utilizados componentes idênticos, conforme (KOLLURI; NARASAMMA, 2013), o uso
de indutores iguais produz a divisão de corrente e o mesmo comportamento entre os canais,
portanto, podemos calcular Gid, Equação (2.37), através da Equação (2.36).
18
ˆ (s) + iL2
ˆ (s)
iL1
iˆL (s)
=
;
ˆ
ˆ
d(s)
d(s)
=
dˆ = dˆ1 = dˆ2
ˆ (s) iL2
ˆ (s)
iL1
+
dˆ1 (s)
dˆ2 (s)
(2.35)
(2.36)
Vp 2
s
+
Lx
ˆ
RC
iLx (s)
( 2 )
=
2
s
ˆ
2
dx (s)
s + RC
+ (1−D)
Lx
C
(2.37)
2
2.7
Função Transferencia tensão de saı́da pela corrente no indutor
O objetivo desta seção é apresentar a função de transferência da tensão de saı́da
em relação a corrente iL (s), sendo iL = iL1 (s) + iL2 (s). São utilizados os mesmos conceitos
já apresentados referente a representação no espaço de estados e a modelagem de pequenos
sinais. Considerando a forma geral da representação no espaço de estados para as entradas
Equação(2.38) e saı́das Equação(2.39).
[vˆc ] = A [vc ] + B [iL ]
(2.38)
[vb ] = K [vc ] + Z [u]
(2.39)
Considerando um ciclo de chaveamento obtém-se a descrição média para o circuito, isto é, A0 , B0 são as matrizes para entrada encontradas no modo do circuito com
a chave SW 1 aberta, e A1, B1, são as matrizes para chave fechada, a Figura 2.8 identifica
os circuitos para os dois momentos.


 A = A1 D + A0 (1 − D)


B = B1 D + B0 (1 − D)
19
As matrizes para saı́da K0 e Z0 encontradas no modo do circuito com a chave SW 1 aberta.
Para o modo de chave fechada tem-se K1 e Z1.


 K = K1 (D) + K0 (1 − D)


Z = Z1 (D) + Z0 (1 − D)
Analisando o circuito equivalente para o instante de chave fechada, apresentado
pela Figura 2.8(a) encontra-se a Equação (2.40) e Equação (2.41) como representação da
tensão vc
ˆ e vb.
v˙c = −
vb =
vc
(R + rc )C
R
vb
R + rc
(2.40)
(2.41)
Analisando o circuito equivalente para o instante de chave aberta, apresentado
pela Figura 2.8(b) encontra-se a Equação (2.42) e Equação (2.43) como representação da
tensão vc
ˆ e vb.
vˆc = −
vb =
R
vb
+
iL
(R + rc )C (R + rc )C
rc
Rrc
vb +
iL
R + rc
R + rc
(2.42)
(2.43)
As matrizes, considerando o tempo de chave fechada e chave aberta para entrada
e saı́da, são descritas da Equação (2.44) à Equação (??).
A1 =
K1 =
−1
[D]
C(R + rc )
R
[D]
R + rc
20
B1 = [0][D]
Z1 = [0] [D]
(2.44)
(2.45)
A2 =
K2 =
−1
[(D0 )]
(R + rc )C
rc
[(D0 )]
R + rc
R
B2 =
[(D0 )]
(R + rc )C
Rrc
Z2 =
[(D0 )
R + rc
(2.46)
(2.47)
Aplicando a transformada de laplace, conforme Equação (2.48)
vˆb (s) = {K(sI − A)−1 B + Z)}û(s)
(2.48)
Sendo:
A =
−1
C(R + rc )
(2.49)
B =
R
(R + rc )C
(2.50)
K =
RD + rc (1 − D)
R + rc
(2.51)
Z =
Rrc
D
R + rc
(2.52)
A função de transferência encontrada pode ser representada como na Equação (2.53).
GV b (s) =
2.8
R(1 − D)
RCs + 1
(2.53)
Seleção dos componentes passivos para o estágio
de potência
Os principais parâmetros para o projeto do conversor boost entrelaçado estão
demonstradas na Tabela 2.1.
É fundamental no estágio de potência do conversor boost entrelaçado , conforme
21
Tabela 2.1: Parâmetros do estágio de potência do conversor boost entrelaçado.
Parâmetros do Conversor boost Entrelaçado
Vp
Vb
Pot
fs
100V 160V 320W
100kHz
(CREWS, May 2013), que sejam utilizados indutores e diodos idênticos em ambos os braços
do conversor. Uma vez que a potência de saı́da é canalizada através de dois circuitos de
alimentação, um bom ponto de partida é a concepção de componentes de caminho de
energia usando a metade da potência de saı́da.
Considerando o uso de componentes idênticos, como descrito acima, no primeiro
subintervalo a inclinação da rampa de corrente segue Equação(2.54).
Figura 2.9: Forma de onda da corrente no indutor para conversor boost
diL (t)
vL (t)
Vp
=
=
dt
L
L
(2.54)
O valor da indutância a ser utilizada no circuito, Equação(2.55), é estabelecido
com base no nı́vel de ondulação (ripple) aceitável para a corrente de entrada, como ponto
de partida assume-se uma ondulação (ripple) de corrente por fase no indutor como sendo
uma porcentagem da corrente média no indutor. Segundo (CREWS, May 2013) um bom
valor inicial seria, ∆IL ∼ 20% por fase.
L=
Vp
DTs
2∆iL
(2.55)
Para o cálculo do capacitor desenvolve-se o mesmo princı́pio relacionando-se
agora com a ondulação (ripple) de tensão no barramento de saı́da do circuito. No primeiro
22
Figura 2.10: Forma de onda da tensão de saı́da para o conversor boost
subintervalo a tensão no capacitor é descrita como na Equação(2.56).
dvc (t)
ic (t)
Vb
=
=−
dt
C
RC
(2.56)
O requisito de projeto para a ondulação (ripple) de tensão no barramento de
saı́da delimita a capacitância a ser utilizada, conforme Equação (2.57).
C=
2.9
Vb
DTs
2R∆v
(2.57)
Projeto de controladores pelo método de resposta
em frequência
Os métodos de resposta em frequência foram desenvolvidos entre as décadas
de 1930 e 1940 e ainda são, segundo (OGATA, 2003), fundamentais na teoria de controle
clássico e indispensáveis para o controle robusto. Sabe-se que a resposta de um sistema
linear com coeficientes constantes a um sinal de entrada senoidal é um sinal de saı́da
senoidal de mesma frequência, mas de magnitude e fase diferentes. Portanto, este método
consiste em investigar a resposta em regime permanente para uma entrada senoidal de
frequência variável.
Dentre as vantagens da aplicação do método neste trabalho esta a representação
gráfica simplificada, que propicia uma percepção global importante para análise do projeto,
fornecendo o controle da banda passante e de algumas medidas da resposta do sistema a
ruı́dos e perturbações indesejáveis. No entanto, não existe um elo direto entre frequência
23
e o domı́nio do tempo, ou seja, as correlações são indiretas entre resposta em frequência e
resposta transitória (DORF; BISHOP, 2001).
O diagrama de Bode da função de transferência IL /d, conforme Equação (??),
retirada da matriz que caracteriza o conversor boost entrelaçado é mostrado na Figura 2.11.
Figura 2.11: Diagrama de Bode de Gild (função de transferência de malha aberta com ganho ajustado,
mas não compensado),Gc (compensador)
Analisando o diagrama de bode mostrado na Figura 2.11, identifica-se que o
sistema possui uma margem de fase mı́nima (90 ◦ ) satisfatória e um ganho em baixas
frequências de aproximadamente 23db. O controlador deve então contribuir restringindo a
banda de passagem, tendo em vista que a frequência de comutação do circuito é 100KHz e
a frequência do controlador de corrente e amostragem é 50KHz. Portanto, deseja-se uma
frequência de corte de aproximadamente 5KHz, utilizando um compensador PI.
A escolha do controlador PI se deve a implementação realizada pela texas no
Kit HV Solar Digital Controlled C2000, a biblioteca Dplib utiliza esta estrutura para o
controle do conversor boost entrelaçado, ou seja, pela análise do controlador percebe-se
24
Figura 2.12: Diagrama de Bode de G (função de transferência de malha aberta com ganho ajustado, mas
não compensado),Gc (compensador), GcG(função de transferência de malha aberta compensada)
que a parcela derivativa não possui influência significativa para o resultado.
A nova frequência de corte escolhida para o controlador de corrente é de 5KHz.Adotase essa frequência de corte, aproximadamente uma década abaixo da menor frequência
(50KHz) para a malha de controle, evitando assim o efeito do chaveamento dos transitórios
e não linearidades indesejadas.
Com base nos critérios de resposta em frequência o projeto de um controlador
tem o objetivo de melhorar a resposta dinâmica do sistema e atender as especificações de
desempenho.
Para malha mais externa de regulação da tensão de saı́da (opera 25kHz) foi desenvolvido um controlador com a frequência de corte próxima aos 150Hz, este compensador
contribui com o aumento do ganho em baixas frequências. A estrutura dos compensadores
são apresentadas na Equação (2.58) e Equação (2.59).
25
(s + 900)
s
(2.58)
(s + 837.5)
s
(2.59)
Gi = 0.0305
Gv = 0.4
Figura 2.13: Diagrama de Bode de G (função de transferencia de malha aberta com ganho ajustado, mas
não compensado).
26
Figura 2.14: Diagrama de Bode de G (função de transferencia de malha aberta com ganho ajustado, mas
não compensado),Gc (compensador), GcG(função de transferencia de malha aberta compensada)
2.10
Considerações Finais
Este capı́tulo apresentou, uma suscinta revisão do conversor boost convencional
e entrelaçado, foram desenvolvidas as equações básicas que descrevem o funcionamento do
circuito e o comportamento da corrente IL frente aos três modos de condução descontı́nuo,
crı́tico e contı́nuo. Optou-se pelo modo de condução contı́nua por atribuir vantagens significativas em aplicações com maior densidade de potência.
A simplificação do modelo matemático para o conversor boost entrelaçado é
aparente através da representação geral das equações de estado (entrada e saı́da), desenvolvida na forma matricial canônica. O modelo de pequenos sinais operando sobre um
ponto quiescente também permite através de manipulações matemáticas se obter a função
de transferência objetivada idL e vilb .
Com base na função de transferência levantada para cada sistema a análise da
resposta em frequência dos circuitos permite o projeto dos controladores para malha interna
e externa, garantindo a melhoria na resposta dinâmica do conversor boost entrelaçado.
27
Capı́tulo 3
Simulações e Resultados
Neste capı́tulo serão apresentados os resultados de simulação do conversor c.c.c.c. boost entrelaçado implementado no ambiente de simulação SIMULINK Matlab com o
uso da biblioteca SimPowerSystems.
As caracterı́sticas tı́picas do conversor boost entrelaçado são apresentadas na
Seção 3.1 através de figuras e formas de onda coletadas. A Seção 3.2 até Seção 3.7 avaliam
a resposta dinâmica das malhas de controle frente a variações positivas e negativas da
referência de corrente, referência de tensão e variações na corrente de carga. A Seção 3.8
apresenta o comportamento do entrelaçamento nas correntes dos indutores considerando
uma desigualdade entre os indutores.
3.1
Simulação do conversor boost entrelaçado
Os resultados de simulação do conversor c.c.-c.c. boost entrelaçado em regime
de condução contı́nua são apresentados nesta seção. A Tabela 3.1 apresenta os parâmetros
utilizados para o estágio de potência, estes parâmetros seguem os valores utilizados pela Texas no Kit HV SOLAR Digital Controlled C2000 com o objetivo de comparar os resultados
alcançados.
O ambiente de simulação SIMULINK Matlab com o uso da biblioteca SimPowerSystems agrega recursos gráficos que facilitam a análise e estudo de sistemas de
potência, além de permitir a análise das respostas dinâmicas, antecipando possı́veis dificuldades ou problemas que poderiam trazer danos a implementação experimental.
A topologia do conversor boost entrelaçado simulado juntamente com os circuitos de controle e medição são apresentados pela Figura 3.1 e Figura 3.2.
A Figura 3.3 demonstra a geração dos sinais PWM. Eles são obtidos através
28
Tabela 3.1: Parâmetros do estágio de potência do conversor entrelaçado, retirados do Kit Texas HV Solar
Digital Controlled C2000.
Parâmetros
Vp
Vb
P
L
C
R
fs
Valor
100
160
320
160
300
80
100
Unidade
V
V
W
µH
µF
Ω
kHz
Figura 3.1: Layout do conversor boost entrelaçado simulado no ambiente SIMULINK
da comparação entre o sinal modulante ’*ref’ e os sinais de onda triangular, deslocados
de 2π
radianos, conforme apresenta (PERREAULT; KASSAKIAN, 1997). Portanto, o enn
trelaçamento de duas células requer que as mesmas estejam operando na mesma frequência
de chaveamento, mas com uma fase deslocada em relação a outra de 180 ◦ , equivalente a
Ts
= 5µs conforme a geração dos sinais apresentada na Figura 3.3.
n
Como descrito anteriormente a principal vantagem desta topologia é que a
operação intercalada de ”n”células produz um aumento ”n”vezes na freqüência de ondulação da corrente total de entrada e da tensão de saı́da, além de uma redução na magnitude da ondulação de pico por um fator de ”n”, ou seja, atribue-se baixa amplitude e alta
Figura 3.2: Esquemático da simulação das malhas de controle no Simulink.
29
frequência de ripple na forma de onda da corrente de entrada. Este processo é visto através
da Figura 3.4, nela estão apresentados: o sinal da tensão de saı́da vb, os sinais de comando
P W M para cada chave e as correntes nos indutores IL1 , IL2 , que somadas produzem o
resultado esperado da corrente resultante de entrada total ILtotal com ripple de corrente
reduzido e com uma freqrência equivalente a duas vezes a frequência de chaveamento dos
transistores.
Com auxı́lio da Tabela 3.1 comprova-se os valores plotados na Figura 3.4, além
disso, permite o cálculo da corrente média de saı́da e entrada e em cada um dos indutores,
como mostrado na Equação(3.1), Equação(3.2) e Equação(3.3).
Figura 3.3: Sinal do PWM, triangulares defasadas de 180 ◦ .
Ib =
Pb
= 2A
Vb
Ip = ILtotal =
(3.1)
Ib
= 3, 2A
1−D
Il1 = 1, 6A e Il2 = 1, 6A
(3.2)
(3.3)
O ripple de corrente nos indutores é 2,62A e se apresenta na corrente total de
entrada como 1, 31A, já a frequência do ripple nos indutores é de 100kHz, enquanto que
na corrente total de entrada é o dobro, conforme Figura 3.4.
O ripple de tensão do barramento de saı́da apresenta um componente de alta
frequência, isto é, igual ao dobro da frequência de chaveamento, reduzindo assim o filtro
30
Figura 3.4: Corrente total ILt , corrente nos indutores IL1 , IL2 e o ripple na tensão de saı́da Vb
.
de saı́da, conforme mostra Figura 3.5.
Figura 3.5: Tensão de saı́da Vb e detalhe do ripple de tensão no barramento c.c.
O controle do conversor boost entrelaçado, proposto neste trabalho, tem como
finalidade garantir que a tensão de saı́da vb seja constante e atinja o valor de referência
desejado, mesmo que ocorram variações da corrente de carga e/ou da tensão de alimentação
de entrada.
A Seção 3.2 até a Seção 3.7 avaliam o desempenho dos controladores das malhas
de corrente e de tensão frente a variações positiva e negativa da referência de corrente,
variações positiva e negativa da referência de tensão. Também é estudado o comportamento
do conversor com relação às variações positiva e negativa da corrente de carga.
31
3.2
Degrau positivo aplicado a referência de corrente
Esta etapa da simulação tem o objetivo de testar a resposta dinâmica da malha
de corrente, portanto, a malha de tensão é desligada no circuito.
A estabilidade e velocidade do controlador de corrente é fundamental para a
regulação de corrente, tendo em vista que sua saı́da determina diretamente os tempos de
chave aberta e chave fechada, ou seja, a razão cı́clica.
A Figura 3.6 evidencia o entrelaçamento entre os indutores e a corrente IL1 e
IL2 , além de mostrar a dinâmica de resposta do controlador de corrente (variação do duty
cycle) com a alteração do tempo de chave fechada no circuito PWM garantindo a regulação
da corrente ILtotal de entrada.
Figura 3.6: Correntes nos indutores IL1 , IL2 , ILtotal e os sinais PWM respectivos, durante a variação da
referência de corrente.
O sinal ILtotal é amostrado e apresentado na Figura 3.7 sendo ele ILmed , a resposta do controlador é rápida para o instante de aplicação do degrau de 3,2A para 5,2A.
A inexistência de um controle da tensão no barramento c.c. produz a subida do duty cycle
até o carregamento completo do capacitor.
A corrente ILt possui o dobro da frequência das correntes nas bobinas, no entanto, sua amostragem é realizada a f s = 50kHz. Isto ressalta a importância da amostragem sı́ncrona na reconstrução da corrente média IL , conforme ilustra a Figura 3.8.
Este conversor trabalha com o controle da corrente média ILt , portanto, o sinal
de corrente deve ser coletado na metade da subida da corrente no indutor, isto é realizado
32
Figura 3.7: Simulação da resposta da malha de corrente frente a variação no sinal de referência Iref de
3, 2A para 5, 2A.
amostrando o sinal sempre na passagem da triangular pelo zero (vale), o que corresponde
a metade do perı́odo de PWM1 ligado, conforme indica a Figura 3.8. Este processo é
denominado de amostragem sı́ncrona e é muito utilizado em aplicações como conversores
estáticos.
33
Figura 3.8: Demonstra a técnica ”leading triangle”, ou seja, a corrente é amostrada na metade do perı́odo
de chave fechada.
3.3
Degrau negativo aplicado a referência de corrente
A aplicação de um degrau negativo à referência de corrente também é feita
com objetivo de testar a resposta do controlador ao degrau, sem a influência da malha de
tensão, que nesta simulação é desconectada.
A Figura 3.10(a) mostra o sinal amostrado de Imed para o instante de mudança
da referência de corrente, variando de 5, 2A para 3, 2A. A Figura 3.9 destaca este mesmo
momento para as corrente Il1 e IL2 nos indutores de entrada. Pode ser visto que o controlador de corrente atua de forma rápida sem apresentar sobressinal significativo com a
aplicação do degrau, a corrente média ILtotal segue então a referência e os limites de saı́da
são garantidos.
Pela análise da Figura 3.10(b) percebe-se um pequeno atraso entre o sinal de
referência e a corrente medida, este atraso está ligado ao instante de amostragem do sinal
de corrente, conforme mostra a Figura 3.10(b)
34
Figura 3.9: Demosntra as correntes nas bobinas IL1 , IL2 , o entrelaçamento ILtotal e os sinais PWM
respectivos, durante a variação da referência de corrente aos 15ms.
(a)
(b)
Figura 3.10: Sinais amostrados de corrente para o controlar Ci(s) ?? Corrente ILmed e referência Iref ,
saı́da do controlador (duty cycle). (b) Ampliação do instante de variação da referência de corrente.
3.4
Degrau positivo de referência de tensão.
A simulação do degrau positivo na referência de tensão para malha externa, considera o conversor em estado estacionário, sendo Vb regulado em 160V na saı́da, operando
em regime de condução contı́nua. A Figura 3.11 apresenta o instante em que o circuito é
energizado, uma tensão de 140V é précarregada no capacitor considerando T 0 = 0, após
atingido regime estacionário a referência de tensão no instante T 1 = 15ms recebe um degrau de 15% da tensão nominal. A resposta da malha de corrente é rápida e pode ser vista
pela Figura 3.12.
A Figura 3.12 mostra o comportamento das correntes entrelaçadas nas bobinas
Il1 e IL2 no instante de variação da referência de carga, a Figura 3.15 também mostra para
35
Figura 3.11: Tensão de saı́da Vb e as correntes nos indutores IL1 , IL2 e o entrelaçamento ILt após um
degrau de 15% na referência de tensão.
Figura 3.12: Comportamento das correntes nas bobinas IL1 ,IL2 e o entrelaçamento ILt para o instante de
variação na referência de tensão.
este mesmo instante a variação do duty cycle e os sinais triangulares defasadas de 180 ◦ .
A Figura 3.13 apresenta a resposta do controlador de tensão Gv(s) a variação da
referência de tensão. É importante ressaltar que a saı́da deste controlador gera o sinal de
referência para o controlador de corrente, portanto, o limite máximo de corrente admitido
(8,08A) para corrente de entrada é garantido pela saturação do controlador Gv(s). A
malha de tensão é também responsável por garantir a dinâmica da tensão de saı́da e o erro
nulo, o que foi alcançado com a presença de um baixo sobressinal 4, 5V e um tempo de
acomodação de aproximadamente 9ms.
Do mesmo modo o controlador de corrente Gi(s) garante que sua saı́da não será
superior ou inferior aos valores máximos e mı́nimos da portdora do modulador por largura
36
de pulso (PWM) e contribui para o erro nulo, como é apresentado pela Figura 3.14.
Figura 3.13: Sinais Vref , Vmed e saı́da Reg.PI para o instante de variação da referência de tensão.
A corrente de entrada é a soma das duas correntes nos indutores, IL1 e IL2 ,
Figura 3.12, o efeito do deslocamento de fase nas correntes dos indutores provoca a anulação
mutua e a redução do ripple na corrente de entrada. Portanto, o melhor instante de
cancelamento ocorre para razão cı́clica igual a 50% onde a soma das duas correntes de
diodo se aproxima a c.c. Considerando os instantes de variação do duty cycle apresentados
pela Figura 3.15 pode-se comprovar pela Figura 3.12 o baixo ripple apresentado na corrente
ILtotal na resposta ao degrau.
37
Figura 3.14: Sinais de entrada do controlador de corrente iref, imed e saı́da Reg.PI para o instante de
varição da referência de tensão T1=15ms.
Figura 3.15: Sinal PWM para o instante de variação da referência de tensão.
38
3.5
Degrau negativo aplicado a referência de tensão
A simulação do degrau negativo na referência de tensão, considera o conversor
em estado estacionário, sendo Vb regulado em 160V na saı́da, operando em regime de
condução contı́nua. A Figura 3.16 apresenta o instante em que o circuito é energizado, uma
tensão de 140V é précarregada no capacitor considerando T 0 = 0, após atingido regime
estacionário a referência de tensão no instante T 1 = 15ms recebe um degrau negativo de
15%.
Figura 3.16: Tensão de saı́da e corrente nos indutores IL1 ,IL2 e ILtotal
A simulação do conversor boost entrelaçado para este trabalho leva em consideração o circuito utilizado pelo Kit texas HV SOLAR digital Controlled C2000. Neste
kit a saı́da do conversor boost entrelaçado alimenta um conversor isolado half bridge ressonante LLC. Portanto, o barramento c.c. de saı́da do conversor boost entrelaçado foi
montado com um banco de capacitores de valor elevado.
A presença deste capacitor no barramento de saı́da determina a dinâmica do
circuito no que se refere ao tempo de carga e descarga do capacitor. A Figura 3.17 mostra
a resposta do controlador de tensão durante a alteração da referência de tensão, uma constante de tempo RC alta deixa a resposta do sistema lenta. No entanto, o controlador Gv(s)
manteve o limite inferior (não existe corrente negativa na bobina para boost)e superior na
geração do sinal de referência para o controlador de corrente, conforme mostra Figura 3.17.
A Figura 3.18 mostra a resposta do controlador de corrente, durante o perı́odo
39
de aplicação do degrau negativo, a referência vinda do controlador de tensão Gv se torna
zero, e o controlador de corrente diminui o perı́odo de chave fechada, conforme Figura 3.19,
transferindo menos energia do indutor para o capacitor e carga.
Figura 3.17: Sinais de entrada do controlador de tensão Vref, Vmed e saı́da Reg.PI para o instante de
variação da tensão de referência.
40
Figura 3.18: Sinais de entrada do controlador de corrente Iref, Imed e saı́da Reg.PI.
Figura 3.19: Sinal PWM para as chaves, variação do duty cicle para o instante de variação da referência
de tensão.
41
3.6
Degrau negativo de carga resistiva
O objetivo primordial deste conversor é regular a tensão de saı́da no valor desejado de 160V independente de influências externas que poderão ocorrer tais como variações
de carga e variações da tensão de alimentação. Esta perturbação levará o controlador a
um novo ponto de operação estabelecendo assim a regulação da tensão de saı́da.
A Figura 3.20 apresenta a variação na tensão de saı́da para uma variação negativa de carga no instante T1(15ms). Este degrau de carga é calculado levando em consideração a manutenção do conversor em regime de condução contı́nua, para isso a corrente
média no indutor e na saı́da são identificados, conforme Equação(3.4) e Equação(3.5).
Estas equações demonstram que para um dado valor de duty cycle D se obtém o valor
mı́nimo para operação em regime de condução contı́nua da corrente média na saı́da e na
entrada, o gráfico considerando todos os valores de duty cycle é apresentado por (MOHAN;
UNDELAND, 2007). Portanto, o valor utilizado neste trabalho não excede a Rcrit , sendo
Rstep = 96Ω representando 20% da carga nominal.
Figura 3.20: Gráfico da tensão de saı́da Vb e das correntes nos indutores IL1 , IL2 e corrente total ILt para
o instante de variação da corrente de carga.
42
ILB =
Ts Vb
D(1 − D)
2L
(3.4)
IbB =
Ts Vb
D(1 − D)2
2L
(3.5)
Rcrit =
Vb
= 102.4Ω
2IbB
(3.6)
A Figura 3.21 mostra a ação e resposta do controlador na malha de tensão indicando a variação de tensão do barramento de saı́da frente à redução da corrente no instante
de 15ms. É interessante observar que a saı́da do controlador de tensão é a referência de
corrente para o circuito e segue os valores pré calculados. O sobressinal máximo observado
é de 0, 75V olts em relação a referência, com tempo de acomodação de aproximadamente
9ms.
Figura 3.21: Sinais de entrada do controlador de tensão Vref, Vmed e saı́da Reg.PI para o instante de
entrada de carga T1=15ms.
A Figura 3.22 mostra o comportamento da malha de corrente, pode-se observar que a corrente no indutor segue a referência e o controlador não apresenta sinais de
saturação. A saı́da do regulador de corrente é a razão cı́clica ou duty cycle que varia em
função do controle da corrente média.
43
Figura 3.22: Sinais de entrada do controlador de corrente Iref, Imed e saı́da Reg.PI para o instante de
entrada de carga T1=15ms.
3.7
Degrau positivo de carga resistiva
A simulação foi relizada considerando o conversor em regime permanente, sendo
Vb regulado em 160V na saı́da, operando em regime de condução contı́nua, as correntes
nos indutores correspondem a 1, 6A e a corrente de saı́da a 3, 2A. A partir do instante
T 1 = 15ms provoca-se através do arranjo em Dj1 e Rload , Figura 3.1, o aumento da corrente
de carga do circuito, através da alteração do valor do resistor de 80Ω para 64Ω, seguindo
o mesmo nı́vel de variação calculado na Seção 3.6.
A Figura 3.23 apresenta o instante onde ocorre a variação de tensão no barramento de saı́da em função do aumento da corrente de carga, o valor máximo de queda
percebido é de 0, 79V e um tempo de acomodação de aproximadamente 8ms, este aumento
da corrente de carga, provoca uma alteração no valor da corrente total dos indutores para
4A, sendo 2A por célula e 2, 5A de corrente de saı́da. A forma de onda das correntes
entrelaçadas durante o perı́odo de variação da carga e regulação do sistema também é
apresentada pela Figura 3.23.
A Figura 3.24 apresenta o sinal amostrado de tensão Vb utilizado pelo controlador de tensão, a saı́da do controlador de tensão é o sinal de referência de corrente para
malha de corrente, o controle observado neste instante apresenta uma regulação suave sem
saltos, oscilações bruscas ou saturação do controlador, a referência de corrente para os
indutores passa de 3,2A para 4,03A atingindo o regime permanente em aproximadamente
44
Figura 3.23: Gráfico da tensão de saı́da Vout e das correntes nos indutores IL1 , IL2 e da corrente total
ILt para o instante de variação da corrente de carga.
Figura 3.24: Sinais de entrada do controlador de tensão Vref, Vmed e saı́da Reg.PI para o instante de
saı́da de carga T1=15ms.
8ms. A saı́da de Gv também garante os limites máximos de corrente, para que não se
supere o limite de corrente na entrada do conversor, além disso, mantém sempre positiva
a corrente de referência em sua saı́da, tendo em vista que não existe corrente negativa no
indutor.
45
A dinâmica do controlador Gi(s) é apresentada na Figura 3.25, este controlador
busca o erro nulo entre os sinais de ILref (corrente de referência) e Itmed (corrente total
medida), ele atua diretamente na razão cı́clica (duty cycle) e como apresentado, também
garante, que os valores de saı́da não são superiores aos limites máximos e mı́nimos da
portadora do modulador por largura de pulso PWM.
Figura 3.25: Sinais de entrada do controlador de corrente Iref, medição da corrente Imed e saı́da Reg.PI
para o instante de redução de carga T1=15ms.
A Figura 3.26 mostra a resposta do controle de tensão no barramento de saı́da
frente a variação da corrente de carga aos 15ms e 30ms respectivamente. O comportamento
da corrente nos indutores IL1 e IL2 e a corrente total entrelaçada também é apresentada.
46
Figura 3.26: Ripple de tensão e corrente de saı́da.
3.8
Efeito das variações paramétricas dos indutores
A repartição das correntes nos indutores do conversor boost entrelaçado é dependente da igualdade dos valores dos indutores do conversor. Uma dispersão grande no
valor dos indutores provoca uma repartição desigual da corrente nos indutores podendo
levar um deles à saturação.
O comportamento do conversor boost entrelaçado foi simulado, considerando
uma variação nos valores dos indutores de ±10%. O valor dos indutores L1 e L2 , conforme
a Figura 3.27 são 165uH e 135uH respectivamente e a Figura 3.27 mostra os resultados das
correntes nos dois indutores e na corrente total de entrada. Nesta simulação foi considerado
um resistor de carga de 80Ω e a aplicação de um degrau na referência de tensão de 135V
para 175V .
Como pode ser vista na Figura 3.27, as correntes nos indutores L1 e L2 não se
repartem igualmente, principalmente no transitório de variação da referência da tensão. A
Figura 3.28 mostra um detalhe da repartição da corrente logo após a aplicação do degrau
da referência de tensão. Como pode ser visto a corrente nos indutores se distribuem
desigualmente. A corrente média é menor no indutor de maior valor, neste caso no indutor
L1 .
A Figura 3.29 também mostra um detalhe da corrente nos indutores L1 , L2 e na
entrada onde podemos notar que além da desigualdade das correntes médias nos indutores,
podemos observar também que a ondulação da corrente em cada indutor é diferente.
47
Figura 3.27: Corrente nos indutores L1 , L2 e na entrada para diferentes indutores L1 e L2
Existem duas soluções para melhorar a repartição da corrente nos indutores
do conversor boost entrelaçado. A primeira solução consiste em acrescentar uma malha
de controle da corrente para cada indutor e a segunda solução é o acoplamento dos dois
indutores em um mesmo núcleo magnético.
A desvantagem da primeira solução é o custo adicional de dois sensores de
corrente e a maior complexidade no projeto dos controladores das malhas de corrente.
A segunda solução tem a vantagem de não necessitar de nenhum componente adicional,
reduzindo assim o custo, mas o projeto do indutor é mais complexo envolvendo a utilização
de ferramentas computacionais de elementos finitos.
As seguintes seções apresentam os resultados de simulação para o caso apresentado de desigualdade dos indutores de entrada do conversor boost entrelaçado.
48
Figura 3.28: Detalhe da corrente nos indutores L1 , L2 e na entrada
Figura 3.29: Detalhe da corrente nos indutores L1 , L2 e na entrada
49
3.8.1
Primeira solução: malhas de controle da corrente em cada
indutor
A Figura 3.30 mostra um detalhe das formas de onda da corrente nos indutores
iL1 e iL2 . Podemos observar que embora os valores médios sejam iguais, a ondulação da
corrente em cada um dos indutores é diferente. Esta diferença na ondulação das correntes
afeta diretamente na forma de onda da corrente total na entrada.
A Figura 3.31 mostra o espectro harmônico da corrente na entrada do conversor,
corrente esta que é a soma das correntes nos indutores, para a situação em que os dois
indutores são iguais. Na composição harmônica aparecem os harmônicos pares e uma
componente contı́nua.
Figura 3.30: Detalhe da corrente nos indutores L1, L2 e na entrada para indutores diferentes
A Figura 3.32 mostra o espectro harmônico da corrente de entrada do conversor
para o caso em que os dois indutores de entrada não são iguais. Podemos observar o aumento significativo dos harmônicos ı́mpares, particularmente do fundamental, que afetam
o dimensionamento do capacitor de saı́da.
50
Figura 3.31: Espectro harmônico da corrente na entrada para indutores L1 e L2 iguais.
Figura 3.32: Espectro harmônico da corrente na entrada para indutores L1 e L2 diferentes.
51
3.8.2
Segunda solução: acoplamento dos indutores
Figura 3.33: Acoplamento entre os indutores do conversor boost entrelaçado.
A segunda solução consiste em acoplar os dois indutores em um mesmo circuito
magnético, formando assim um transformador interfase (LEE et al., 2000; KOSAI et al.,
2009), conforme mostra Figura 3.33. Nesta aplicação, a indutância de entrada do conversor
é a indutância de dispersão deste transformador interfase.
A Figura 3.34 mostra as formas de onda da corrente nos dois indutores e na
entrada do conversor boost. Podemos observar que as correntes nos dois indutores são
idênticas, apesar dos comandos dos transistores estarem defasados de 180 ◦ devido ao entrelaçamento.
A Figura 3.35 mostra o espectro harmônico da corrente de entrada do conversor
“Boost” mostrando que não existem os harmônicos ı́mpares. O primeiro harmônico é o
segundo harmônico responsável pelo entrelaçamento das correntes do conversor.
Figura 3.34: Detalhe da corrente nos indutores L1 e L2 acoplados iguais.
52
Figura 3.35: Espectro harmônico da corrente na entrada para indutores acoplados.
3.9
Considerações finais
Neste capı́tulo foram apresentados os resultados para simulação do conversor
boost entrelaçado no ambiente Simulink Matlab, a parametrização dos componentes segue
os valores utilizados para o Kit texas HV Solar Digital Controller C2000, os resultados
apresentados demonstram a geração do sinal PWM com defasamento de 2π
= 180 ◦ esn
tratégia, como comprovada pelo registro nos gráficos da corrente de entrada e tensão de
saı́da, contribui para o aumento da frequência e diminuição da amplitude do ripple por um
fator ‘’n” diretamente proporcional ao número de células utilizado.
A resposta das malhas de corrente e tensão também são apresentadas, mediante a aplicação de degrau de carga, corrente e a variação de referência de tensão respectivamente. As respostas encontradas apresentaram valores satisfatórios com pequeno
sobressinal e tempo de acomodação reduzido, o que evidencia a qualidade dos controladores projetados. Também foi apresentado o comportamento do conversor boost entrelaçado
diante de variações nos valores dos indutores, as soluções para se minimizar ou cancelar a
distribuição desigual da corrente foram apresentadas e simuladas.
53
Capı́tulo 4
Resultados Experimentais
Neste capı́tulo serão apresentados os resultados obtidos com a implementação
do conversor boost entrelaçado no Kit texas HV SOLAR Digital Controlled C2000 Piccolo DSP TMS28035. A técnica de sincronização/modulação leading triangle também é
apresentada e discutida.
4.1
Implementação digital do controlador
O Kit Digitally Controlled HV Solar MPPT DC-DC Converter elaborado pela
texas tem como objetivo a implementação de conversores c.c.- c.c. e c.c. - a.c. digitalmente controlados, utilizando os recursos da famı́lia C2000 Piccolo-B. Dentro da topologia
apresentada pela Figura 4.1(b) encontra-se um estágio c.c. - c.c. composto por um conversor boost entrelaçado trabalhando com algorı́tmo de rastreamento do máximo ponto de
potência (MPPT) para utilização da capacidade total de um painel solar de 500W. Ele
mantém sua tensão de entrada no ponto de ajustado pelo algoritmo de MPPT e fornece
energia ao inversor c.c-c.a; quando conectado através de sua saı́da. O conversor c.c. - a.c.
transfere a energia a partir do c.c. - c.c. para uma emulated grid.
Este trabalho, portanto, utiliza apenas a montagem do conversor boost entrelaçado para coletar os resultados deste estudo, os outros itens como MPPT, conversor
c.c.-a.c. (meia ponte isolada LLC ressonante) não são tratados aqui.
A Figura 4.2 mostra o fluxo dos sinais para o controle na implementação do
conversor boost entrelaçado. Contém nesta estrutura os principais sinais: A tensão de
saı́da do conversor V b f b, amostrada através do canal ADC (ADCDRV 1ch : 2), o sinal
de referência V b ref e por fim o controlador de tensão Gv (CN T L2P 2Z : 2) que possui a
forma de dois pólos e dois zeros (2P 2Z) contribuindo assim para a regulação da tensão no
54
(a)
(b)
Figura 4.1: Kit Texas HV SOLAR Digital Controlled C2000 Piccolo (a) Foto real da placa e (b) Diagrama
blocos do funcionamento.
barramento de saı́da. A malha mais interna utiliza também como estrutura principal: a
saı́da do controlador Gv (Boost IL cmd) como referência de corrente, a corrente medida
Iind ref através da amostragem ADC(ADCDRV 1ch : 1), o sinal de saı́da (DutyA) que é
a razão cı́clica utilizada pelo bloco PWM (P W M DRV 1chU pDwnCnt : 1 2), responsável
pela geração defasada dos sinais de gate drive para as chaves.
Figura 4.2: Blocos de programação para biblioteca Dplib
Para o projeto no code composer CCS foi utilizada a biblioteca C28x Digital Power Library - Dplib, nela estão os ábacos contendo os códigos para PWM (PWMDRV 1chUpDwnCnt), ADC(ADCDRV1ch),controladores(CNTL 2P2Z) entre outros. Neste
formato o programa faz uso principalmente do “Cbackground/ASM-ISR”. As interrupções
ISR mais rápidas (50kHz) são desenvolvidas em assembly e as mais lentas (10kHz) em
55
ambiente C. As aplicações mais rápidas incluem a leitura de valores de ADC, cálculos de
controle e atualizações de PWM.
O uso de microprocessadores no controle de sistemas digitais tem criado não apenas uma nova oportunidade devido a sua capacidade de processamento, mas também uma
necessidade para certas aplicações. Os mecanismos de controle já foram implementados de
forma mecânica, pneumática, eletromecânica e até meados dos anos 80 eram concebidos
em sua maioria através de recursos eletrônicos, com o uso de componentes como resistores,
capacitores e amplificadores-operacionais. Contudo, aprimoradas as dificuldades encontradas nos métodos anteriores e pela diminuição dos custos de hardware os microprocessadores e sistemas digitais recebem atualmente destaque no ambiente acadêmico e indústrial,
atribuı́ndo vantagens significativas ao processo, entre elas (BUSO; MATTAVELLI, 2006)
cita: (i) baixa sensibilidade a variações dos parâmetros; (ii) redução do número de componentes passivos; (iii) possibilidade de implementação de controles avançados, proteção e algoritmos de calibração e (iv) flexibilidade, o que permite modificar o projeto das estratégias
de controle, ou reprogramá-lo totalmente sem precisar fazer modificações significantes no
hardware.
Figura 4.3: Diagrama esquemático de uma entrada ADC
O circuito de conversão do sinal contı́nuo para a forma digital é denominado
Analog-to-Digital Converter ADC, além do ADC o dispositivo Sample/Hold (S/H) é muito
importante, pois garante que o sinal analógico, no instante da conversão para sinal digital,
não apresente resı́duos e variações, evitando assim erros na representação do mesmo. O
diagrama deste circuito é mostrado na Figura 4.4, seus parâmetros são: capacitância parasita Cp = 5pF , resistência da fonte Rs = 50Ω, sampling capacitor Ch = 1, 6pF , resistência
da chave Ron = 3, 4kΩ.
Portanto, para que o DSP possa tratar um sinal analógico, primeiramente ele
deve ser discretizado, passando pelos processos de amostragem e quantização, o DSP
TMS28035 possui o núcleo do ADC contendo um único conversor de 12 bits, alimentado
por dois circuitos de amostragem e retenção. Os circuitos S/H podem ser amostrados, em
simultâneo ou sequencial, sendo alimentados por um total de até 16 canais de entradas
analógicas. Para montagem do conversor boost entrelaçado neste trabalho utiliza-se 3 en56
Figura 4.4: Circuito de entrada para ADC no DSP TMS28035
tradas analógicas, para medição da tensão de entrada Vpf b , tensão de saı́da Vbf b , e corrente
total IL , o módulo do driver ADC converte o resultado ADC de 12 bits para um valor Q24
32bits.
Pela teoria de Nyquist é recomendado que a freqüência de amostragem fosse
maior que duas vezes a freqüência máxima do espectro desse sinal, então as amostras
conteriam toda a informação do sinal original, o que possibilitaria sua posterior reconstrução com mı́nimo de perdas de informação. No entanto, em aplicações como conversores
estáticos é possı́vel que a freqüência de amostragem e comutação sejam iguais ou relacionadas por um número inteiro, o que caracteriza uma amostragem sincronizada. Apesar da
inconsistência, o que se esperaria era o efeito aliasing, ao contrário disso é normalmente
vantajoso para o desempenho do controle a utilização da sincronização (BRAGA, 2008).
As perdas inerentes ao processo de amostragem são função da taxa de amostragem e do instante em que as amostras são coletadas, portanto, a sincronização basicamente consiste em coletar essas amostras para cada perı́odo de comutação em um
local predeterminado do sinal. Para o controle de corrente média a amostragem sı́ncrona
permite a reconstrução do valor médio da corrente no indutor, amostrando o sinal na metade da subida da corrente no indutor, quando SW1 está ligado, conforme ilustrado na
Figura 4.5 este instante corresponde a P W M 1A ON , o valor da coleta neste ponto representa a corrente média no indutor iL para o modo de condução contı́nua. Esta técnica
de sincronização/modulação é denominada leading triangle e é apresentada por (BRAGA,
2008)como a mais adequada para este processo.
É importante observar que para os casos onde existe um apropriado sincronismo
entre a frequência de comutação e amostragem, o sinal reconstruı́do não apresenta o efeito
aliasing, no entanto, se as frequências aplicadas forem diferentes e levemente desincroni57
zadas, componentes de baixa frequência (efeito aliasing) aparecerão no sinal reconstruı́do.
A grande maioria dos DSP’s designados para esta aplicação dispõe de sistemas DPWM
( Digital Pulse Width Modulation) dotados de comparadores digitais e contadores binário
capazes de substituir o tradicional PWM por sistemas digitais sincronizados.
Figura 4.5: Estratégia de controle e medição das entradas ADC para implementação de um conversor
boost entrelaçado utilizando TMS28035.
A Figura 4.5 contém a estratégia utilizada para parametrização e funcionamento
do circuito de potência do conversor boost entrelaçado, além disso ela descreve a forma com
que o controlador TMS28035 foi programado. O primeiro passo é a corrente no indutor
que é amostrada no ponto médio do P W M 1A ON assim o valor da coleta representa a
corrente média no indutor para o modo de condução contı́nua, as outras duas conversões
de sinal de tensão Vpf b e Vbf b também são iniciadas neste momento. Neste caso ePWM1
é usado como uma base de tempo para gerar um inı́cio de conversão (SOC) de disparo
quando o TBCNT1 chega a zero. A conversão do ADC simulado é realizada neste ponto,
a fim de assegurar a integridade dos resultados ADC. Tipicamente a conversão A/D é
iniciada pelo sinal de interrupção do registrador (contador) e após realizadas as conversões
há outra interrupção que redireciona o processador para a função que realiza o controle.
Os sinais de PWM são gerados em uma frequência de 100kHz, isto é, um perı́odo
de 10us, com o controlador operando a 60 MHz, a contagem para base de tempo de
58
ePWM1 corresponde a 16.6667ns e 600 contagens na base de tempo do counter (TBCNT1,
TBCNT2). Os módulos ePWM1 e ePWM2 estão configurados para operar no modo de
up-down, todo este processo é apresentado na Figura 4.5.
Para o evento 00 CAU 00 LIGADO (TBCNT1=CMPA e count up), saı́da EPWM1A
é resetada, evento 00 CAD00 LIGADO (TBCNT1=CMPA e count down), saı́da EPWM1A
recebe o set. Registro EPWM2A é configurado da mesma forma, mas com defasamento de
180 ◦ . O valor do CMPA é função do duty cycle gerado em Q24.
Todas as conversões são completadas utilizando o SOCA trigger. O módulo
ADC é configurado para usar SOCA do Epwm1 tal que, SOCA é trigado quando evento
TBCNT1=ZERO. Estes três resultados da ADC são lidos na interrupção ISR executando
o módulo ADC de 50kHz.
Um mecanismo de proteção contra sobretensão é implementado no software,
através da utilização do DAC, a inicialização da tensão será referênciada no chip. Para o
caso de uma sobretensão a saı́da do PWM será limitada pulso a pulso utilizando o registro
“TZ” (trip zone).
Como a tensão máxima a ser lida, pelo Kit da texas HV Solar C2000, tanto
em sua entrada quanto na saı́da, é de 511 Volts um divisor de tensão como mostrado na
Figura 4.6(a) é projetado para condicionar o sinal aos 3,3Volts da entrada ADC permitida.
A corrente total iLt é medida através de um shunt 0.01Ω, como mostra Figura 4.6(b), o
valor máximo a ser medido de corrente é de 8,8A, considerando o limite da ADC de 3,3Volts
e o ganho de 37,3 do circuito.
59
(a)
(b)
Figura 4.6: Circuito de condicionamento de sinal para as entradas ADC do Kit Texas HV SOLAR Digital
Controlled C2000 Piccolo (a) Divisor de tensão e (b) Shunt de medição de corrente total.
4.2
Implementação controlador digital
O controlador proposto foi projetado em regime contı́nuo, no domı́nio s, e posteriormente discretizado mapeando a sua função de transferência no domı́nio z. Este método
foi escolhido por utilizar técnicas de controle linear e métodos convencionais. Portanto,
para se realizar a conversão de uma função contı́nua, representada por uma função de
transferência no domı́nio s, para uma função discreta representada por uma função transferência no domı́nio z, deve-se adotar uma aproximação discreta da função continua (BUSO;
MATTAVELLI, 2006).
Entre os métodos que mapeiam o domı́nio s no domı́nio z (MATHWORKS,
•). Optou-se pela discretização com aproximação de Tustin ou também chamado como
bilinear, esta aproximação mapeia o semiplano esquerdo do domı́nio complexo s dentro do
cı́rculo unitário do domı́nio z, garantindo ao mesmo tempo em que uma realização estável
no domı́nio s é estável no domı́nio z e que uma realização estável no domı́nio z é estável
no domı́nio s.
A função de transferência Gc(z) pode então ser expressa pela Equação(4.1), em
que E(z) é a entrada do controlador e U(z) é a saı́da.
60
PM
−
U (z)
i=0 bi z 1
Gc (z) =
= PM
−
E(z)
i=0 ai z 1
(4.1)
Este sistema representa um controlador de segunda ordem com 2 pólos 2 zeros,
usando uma estrutura de filtro IIR com a saturação de saı́da programável. Este tipo de
controlador requer duas linhas de atraso: uma para os dados de entrada e outra para saı́da
de dados, cada uma composta por dois elementos. A função de transferência discreta para
o controlador 2P2Z é mostrada na Equação(4.2).
b 2 z − 2 + b1 z − 1 + b0
U (z)
=
E(z)
1 − a1 z − 1 + a2 z − 2
(4.2)
Na forma de equações de diferenças,
u(k) = a1 u(k − 1) + a2 u(k − 2) + b0 e(k) + b1e(k − 1) + b2 e(k − 2)
(4.3)
A Equação(4.4) pode ser representada por um diagrama de blocos, mostrado
na Figura 4.7
Figura 4.7: Diagrama de blocos representativo do controlar digital
A forma recursiva do controlador PID é dada pela equação de diferenças:
61
u(K) = a1 u(k − 1) + b0 e(k) + b1e(k − 1) + b2 e(k − 2)
(4.4)
b0 = kp + ki + kd
b1 = −kp + ki − 2kd
b2 = kd
E a função de transferência do PID no domı́nio z
b 2 z − 2 + b1 z − 1 + b0
U (z)
=
E(z)
1 − a1 z − 1
4.3
(4.5)
Formas de onda coletadas
O conversor boost entrelaçado foi então implementado utilizando o DSP Piccolo
TMS28035 em conjunto com o Kit texas HV Solar Digital Controlled C2000. As respostas
para a implementação experimental são demonstradas nesta seção.
A Figura 4.8 mostra o instante de aplicação de um degrau de 50V na referência
da malha externa de tensão, o sistema se comporta de forma estável, sem apresentar
sobressinal e um baixo tempo de acomodoção. A corrente também cresce pelo aumento da
potência 2.4A para 5.4A. A carga é mantida constante em todo ensaio.
Figura 4.8: Degrau gerado na referência de tensão.
62
Em um segundo momento foi aplicado o teste reverso, e percebe-se que a tensão
tem um comportamento lento em função do banco de capacitores no barramento de saı́da,
a malha interna responde de forma rápida mas a constante de tempo de descarga que rege
o sistema.
Figura 4.9: Degrau na malha de tensão, escala de 50V/div;
A Figura 4.10 demonstra o defasamento de 180 ◦ entre as saı́das dos sinais
ePWM1 e ePWM2 gerados pelo DSP TMS28035, o deslocamento entre as formas de onda
e um
é confirmado em 5us considerando um perı́odo de chaveamento 10us, isto é, 2pi
n
deslocamento Tns .
Figura 4.10: Defasamento entre os sinais do PWM1 e PWM2 gerados pela saı́da do DSP TMS28035
A Figura 4.11 demonstra forma de onda do ripple de tensão na saı́da, como
63
apresentado acima percebe-se um ripple baixo e de alta frequência, o que contribui para
diminuição do capacitor de saı́da.
Figura 4.11: Ripple de tensão no barramento de saı́da.
A Figura 4.12 mostra o momento em que a chave SW1 é ligada e desligada
pelo comando PWM,percebe-se que o conversor está trabalhando em regime de condução
contı́nua.
Figura 4.12: Sequência de disparo para chave Q1
O resultado da topologia boost entrelaçada é então demonstrada pela Figura 4.13,
as correntes iL1 e iL2 estão defasadas 5us e no somatório destas correntes ocorrerá a diminuição do ripple e a duplicação da frequência. O defasamento entre as corrente il1 e il2
64
promove com o somatório das correntes uma diminuição do ripple da corrente iLtotal mantendo -se a mesma frequência de comutação de 100kHz para as chaves semicondutoras.
Figura 4.13: Corrente IL1 e IL2 nas bobinas do conversor
4.4
Considerações Finais
Este capı́tulo esboçou os itens fundamentais a se ter atenção durante a implementação do conversor boost entrelaçado no processador TMS28035, entre os pontos
citados o de maior relevância está na realização da amostragem sı́ncrona, para o controle
de corrente média, que permite a reconstrução do valor médio da corrente no indutor,
amostrando o sinal na metade da subida da corrente no indutor, isto é, quando existe um
apropriado sincronismo entre a frequência de comutação e amostragem, o sinal reconstruı́do
não apresenta o efeito aliasing.
Outro tópico abordado diz respeito à implementação do controlador digital,
obteve-se a função de transferência discreta para o controlador de dois pólos e dois zeros
utilizando a aproximação bilinear, a equação de diferenças foi encontrada e os parâmetros
do controlador identificados, permitindo assim sua implementação em um DSP.
A parametrização dos componentes ADC’s, PWM’s, DAC’s,GPIO’s do DSP
TMS28035 são itens pertinentes a cada aplicação e seguem datasheet do fabricante
65
Capı́tulo 5
Considerações Finais
5.1
Conclusões
O estudo da topologia de entrelaçamento permitiu demonstrar que o aumento do
número de células de potência, mantendo-se a mesma frequencia de chaveamento, promove
o aumento da frequencia de ripple, tanto na entrada de corrente como na tensão de saı́da.
Além disso, a ligação em paralelo das bobinas na entrada operadas no modo entrelaçado
provoca a redução por ”n”( sendo ”n”o número de células em paralelo) da magnitude dos
ripples, tendo em vista que a corrente de saı́da do capacitor é agora a soma das duas
correntes no diodo, I1 + I2 , menos a corrente c.c. de saı́da, o que reduz a ondulação na
saı́da e possibilita o uso de capacitores menores. O uso de entrelaçamento para”n”indutores
em paralelo na entrada promove seu redimencionamento possibilitando a redução do peso,
tamanho e custo destes componentes. O conversor boost entrelaçado também apresenta
outras vantagens se comparado ao conversor boost convencional. Nesta nova topologia
ocorre a redução do efeito do zero no semiplano direito (graças a diminuição dos valores
dos elementos passivos e aumento da frequência de chaveamento), a diminuição dos efeitos
EMI, a simplificação do projeto de filtros, a redução das perdas nas etapas de filtragem
e comutação, além de apresentar melhor reposta aos transientes e maior confiabilidade ao
sistema.
A simulação utilizando o ambiente Matlab simulink atribuiu vantagens significativas para o desenvolvimento do projeto, através desta ferramenta foi possı́vel comprovar
a eficiencia da topologia proposta, além de trabalhar no ajuste dos controladores e na resposta dinâmica do sistema. Nesta etapa foram feitos testes na malha de corrente simulando
um degrau no sinal de referência, o que permitiu analisar a resposta dinãmica da malha e
o ponto de operação no modo de condução contı́nua.
66
A implementação do conversor boost entrelaçado através do Kit da Texas HV
Solar C2000 Piccolo apresentou os resultados esperados para comprovação da literatura
apresentada, isto é, o sinal de corrente ILt apresentou o dobro da frequência e com metade
da amplitude de ripple. Os resursos de programação, como os àbacos disponibilizados pela
biblioteca da texas Dplib contribuem para programação do DSP TMS28035 e são uma
solução interessante para aplicações de baixa ciclicidade, tendo em vista que executam
as rotinas mais rápidas em Assembler. Portanto, a topologia proposta agrega vantagens
significativas principalmente em aplicações de alta potência atribuindo maior eficiência e
modularidade ao circuito.
5.2
Sugestões para Trabalhos Futuros
A partir da análise apresentada neste trabalho conclui-se que o uso da topologia e estratégia de controle do IBC atribui vantagens significativas, no entanto, aperfeiçoamentos ainda podem ser implementados, dentre os principais podemos citar a utilização de comutação suave e o uso de indutores acoplados.
67
Referências Bibliográficas
BRAGA, H. A. C. Controle preditivo de corrente aplicado a um controlador de carga de
baterias baseado em conversor cc-cc bidirecional. Dissertação Mestrado em Engenharia
Elétrica Universidade Federal de Juiz de Fora, Juiz de Fora, 2008. (Citado 4 vezes nas
páginas 11, 11, 57 e 57.)
BUSO, S.; MATTAVELLI, P. Digital control in power electronics. Lectures on Power Electronics, Morgan & Claypool Publishers, v. 1, n. 1, p. 1–158, 2006. (Citado 2 vezes nas
páginas 56 e 60.)
CHUNLIU, C.; CHENGHUA, W.; FENG, H. Research of an interleaved boost converter
with four interleaved boost convert cells. In: Microelectronics Electronics, 2009. PrimeAsia
2009. Asia Pacific Conference on Postgraduate Research in. [S.l.: s.n.], 2009. p. 396–399.
(Citado na página 7.)
CREWS, R. An-1820 lm5032 interleaved boost converter. Texas AN-1820, May 2013. (Citado 3 vezes nas páginas 5, 22 e 22.)
DORF, R. C.; BISHOP, R. H. Sistemas de controle modernos. [S.l.]: Livros Técnicos e
Cientı́ficos, 2001. (Citado na página 24.)
ERICKSON, R. W.; MAKSIMOVIC, D. Fundamentals of power electronics. [S.l.]: Springer, 2001. (Citado 2 vezes nas páginas 16 e 16.)
HEGAZY, O.; MIERLO, J. V.; LATAIRE, P. Analysis, modeling, and implementation
of a multidevice interleaved dc/dc converter for fuel cell hybrid electric vehicles. Power
Electronics, IEEE Transactions on, IEEE, v. 27, n. 11, p. 4445–4458, 2012. (Citado 3
vezes nas páginas 1, 7 e 7.)
JÚNIOR, P. Conversor CC-CC Boost Entrelaçado Aplicado no Processamento de Energia
de Arranjo Solar Fotovoltaico. Tese (Doutorado) — Dissertação de Mestrado, 2011. (Citado
3 vezes nas páginas 15, 71 e 72.)
KOLLURI, S.; NARASAMMA, N. Analysis, modeling, design and implementation of average current mode control for interleaved boost converter. In: IEEE. Power Electronics
and Drive Systems (PEDS), 2013 IEEE 10th International Conference on. [S.l.], 2013. p.
280–285. (Citado 2 vezes nas páginas 8 e 18.)
68
KOSAI, H.; MCNEAL, S.; JORDAN, B.; SCOFIELD, J.; RAY, B.; TURGUT, Z. Coupled
inductor characterization for a high performance interleaved boost converter. Magnetics,
IEEE Transactions on, IEEE, v. 45, n. 10, p. 4812–4815, 2009. (Citado na página 52.)
LEE, P.-W.; LEE, Y.-S.; CHENG, D. K.; LIU, X.-C. Steady-state analysis of an interleaved
boost converter with coupled inductors. Industrial Electronics, IEEE Transactions on,
IEEE, v. 47, n. 4, p. 787–795, 2000. (Citado na página 52.)
MATHWORKS. Control System Toolbox. •. Disponı́vel em: hhttp://www.mathworks.com/
help/control/ref/c2d.htmli. (Citado na página 60.)
MOHAN, N.; UNDELAND, T. M. Power electronics: converters, applications, and design.
[S.l.]: John Wiley & Sons, 2007. (Citado na página 42.)
NEWLIN, D. J. S.; RAMALAKSHMI, R.; RAJASEKARAN, S. A performance comparison of interleaved boost converter and conventional boost converter for renewable energy
application. In: IEEE. Green High Performance Computing (ICGHPC), 2013 IEEE International Conference on. [S.l.], 2013. p. 1–6. (Citado 3 vezes nas páginas 1, 1 e 7.)
OGATA, K. Engenharia de controle moderno, tradução paulo álvaro maya; revisao técnica
fabrizio leonardi [et al.]. São Paulo: Prentice Hall, v. 12, p. 15–17, 2003. (Citado 2 vezes
nas páginas 14 e 23.)
PERREAULT, D.; KASSAKIAN, J. Distributed interleaving of paralleled power converters. Circuits and Systems I: Fundamental Theory and Applications, IEEE Transactions
on, v. 44, n. 8, p. 728–734, Aug 1997. ISSN 1057-7122. (Citado 3 vezes nas páginas 7, 11
e 29.)
POMILIO, J. A. Fontes chaveadas. publicação FEE, 1995. (Citado na página 11.)
RASHID, M. H.; RASHID, M. H.; RASHID, M. H. Power electronics: circuits, devices,
and applications. [S.l.]: Prentice hall NJ, 1988. (Citado na página 4.)
69
Anexo A
Manipulação de matrizes no espaço
de estados
A Figura A.1 demonstra os dois circuitos equivalentes originados de um perı́odo
de comutação para o conversor boost operando em regime MCC. Para simplificação do
modelo foram desprezadas nestes circuitos as perdas de condução da chave semicondutora,
as perdas no diodo e resistência equivalente série do capacitor.
Figura A.1: Circuito equivalente para conversor Boost CC-CC no MCC. (a)Chave fechada - subintervalo
D1Ts .(b)Chave aberta - subintervalo D2Ts .
Para o primeiro instante de chave fechada, demonstrado pelo circuito da Figura A.1(a), tem-se:
VL = L
C
di
dt
dv0
V0
=−
dt
R
(A.1)
(A.2)
Organizando os termos na forma matricial de espaço de estados, seguindo
Equação 2.19
70
"
d
dt
iL
v0
#
"
=
0
0
1
0 − RC
#"
iL
v0
#
"
+
1
L
#
h
Vin
0
i
(A.3)
Para o instante de chave Aberta, demonstrado pela Figura A.1(b)
L
diL
= vin − v0
dt
(A.4)
C
dv0
V0
= iL −
dt
R
(A.5)
Organizando os termos na forma matricial de espaço de estados, seguindo
Equação 2.20
"
d
dt
A.1
iL
v0
#
"
=
0
1
C
− L1
1
− RC
#"
iL
v0
#
"
+
1
L
#
0
h
Vin
i
(A.6)
Modelo de variáveis de estado médio
Considerando um ciclo de chaveamento obtém-se a descrição média do circuito,conforme (JÚNIOR, 2011), representado por < Ẋ > na Matriz 2.23. Nesta equação
são definidas A0 e B0 como matrizes para o modo de chave aberta, A1 e B1 como as
matrizes para o modo de chave fechada, ”d” é a razão cı́clica do circuito, sendo ponderado
o intervalo de tempo em condução e em corte do semicondutor.
< ẋ >= (A0 + d(A1 − A0 )) < x > + (B0 + d (B1 − B0 )) 
(A.7)
Dessa forma:
("
< ẋ >=
0
0
d0
0 − RC
#
"
+
0
d
C
− Ld
d
− RC
#)
("
<x>+
Então:
71
d0
L
0
#
"
+
d
L
0
#)

(A.8)
"
d
dt
A.2
iL
vb
#
"
0
=
d0
C
#"
0
− dL
1
− RC
iL
vb
#
"
+
1
L
#
h
0
Vp
i
(A.9)
Modelo grandes sinais em regime permanente
A representação das caracterı́sticas do conversor boost para grandes sinais no
MCC, torna vin = Vin , v0 = V0 , iL = IL , d = D, d0 = D0 e são constantes.
"
A.3
0
0
− DL
0
1
− DC − RC
#"
IL
V0
#
"
+
1
L
0
#
h
Vin
i
=0
(A.10)
Modelo pequenos sinais
O modelo de pequenos sinais como descrito na Seção 2.6, leva em consideração
as variáveis de estado decompostas em um valor CC de regime permanente acrescida das
pequenas perturbações CA. O arranjo das matrizes fica como disposto na Equação A.11.
Para simplificar a matriz assumi-se que a tensão de entrada Vin é constante e livre de
perturbações, (JÚNIOR, 2011).
d
dt
"
îL
v̂0
#
"
=
0
ˆ
(D0 −d)
C
0
ˆ
− (D L−d)
#"
1
− RC
IL + îL
V0 + v̂0
#
"
+
1
L
0
#
vin
(A.11)
Através da matriz A da Equação A.11 percebe-se que qualquer pequena perturbação posiˆ tanto a corrente îL quanto a tensão v̂0 irão sofrer uma
tiva em D + dˆ (equivalente D0 − d)
perturbação. Reescrevendo a matriz conforme Equação 2.26
72
d
dt
"
#
îL
v̂0
"
0
− DL
1
− RC
0
=
D0
C
#"
îL
v̂0
#
"
+
dˆ
L
0
ˆ
− Cd
#"
0
IL
V0
#
+
(A.12)
"
#"
D0
−L
1
− RC
0
D0
C
IL
V0
#
"
+
#
Vin
L
"
+
0
dˆ
L
0
ˆ
− Cd
#"
0
îL
v̂0
#
Aplicando as mesmas considerações feitas para Equação 2.27 desprezamos os
ˆ
sinais d, îL , ev̂0 , por produzirem o resultado deste termos
d
dt
"
îL
v̂0
#
"
=
0
D0
C
0
− DL
1
− RC
#"
îL
v̂0
#
"
#"
îL
v̂0
+
dˆ
L
0
ˆ
− Cd
#"
0
IL
V0
#
(A.13)
Isolando duty cycle na matriz
d
dt
A.4
"
îL
v̂0
#
"
=
0
D0
C
0
− DL
1
− RC
#
"
+
V0
L
V0
RCD0
#
dˆ
(A.14)
Função de transferência de pequenos sinais
Aplicando a transformada de laplace
(
sX(s) = AX(s) + BU (s)
Y (s) = CX(s) + DU (s)
Y (s) = C(sI − A)−1 BU (s) + DU (S)
i
îL h
Gid (s) =
= 0 1
dˆ
"
0
D
s
L
D0
1
− C s + RC
73
#−1 "
(A.15)
V0
L
V0
RCD0
#
(A.16)

Estudo e Implementação de um Conversor cc

Documentos relacionados

Produtos

Suporte

Estudo e Implementação de um Conversor cc

Documentos relacionados

Adicionar este documento para recolha (s)

Adicionar este documento para salva

Sugira-nos como melhorar StudyLib