DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO

DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
BACHARELADO EM INFORMÁTICA
SISTEMAS OPERACIONAIS I
10 SEM/05
Teste 0 - Nivelamento
Aluno: ________________________________________________ Escore: __________
Trata-se de uma avaliação que visa verificar os conhecimentos sobre arquitetura de computadores. Escolha a opção que melhor atenda a pergunta.
1. A técnica de pipeline pode ser fortemente afetada nos casos em que:
a) O computador não possui memória virtual
b) A memória cache for pequena e do tipo associativa
c) Houver desvios e dependência de dados
d) O sistema operacional não suportar concorrência de processos
2. Dentre os registradores de uma CPU, aqueles cuja finalidade é, respectivamente, a de
conter: o endereço da próxima instrução; o endereço inicial da pilha; o endereço inicial do segmento de código (arquitetura Intel); os flags referentes ao estado corrente
do processo e a instrução corrente, são conhecidos pelas siglas:
a) IR / BP / SS / SW / II
b) IR / SP / CS / FR / PC
c) PC / BP / SS / PSW / RI
d) PC / SP / CS / PSW / IR
3. Na arquitetura de um computador, o papel do barramento externo é:
a) Transportar dados entre a memória e a CPU
b) Interligar as unidades de HD, CDROM e disquete
c) Servir de meio de comunicação da CPU com os demais dispositivos
d) Servir de meio de transmissão do sinal de clock para os diferentes dispositivos
4. A instrução corrente precisa ser decodificada para ser executada, o que é feito pela
a) Unidade Aritmética e Lógica da CPU
b) Unidade de Controle da CPU
c) Pelo compilador
d) Pelo sistema operacional
5. A possibilidade de execução simultânea de dois ou mais diferentes processos em uma
mesma máquina é conhecida como:
a) Multiprocessamento
b) Multiprogramação
c) Multitasking
d) Time-sharing
6. Uma máquina RISC
a) Se caracteriza por oferecer um conjunto reduzido de instruções de máquina
b) É o oposto da máquina CISC em termos de arquitetura interna da CPU
c) Oferece acesso à memória sempre sem a intervenção da CPU
d) Se caracteriza por ter um conjunto reduzido de registradores internos
7. No que concerne ao Sistema de Entrada e Saída, marque a afirmativa correta:
a) DMA é uma técnica de E/S usada para operações com HD.
b) As principais técnicas são - interrupção e programada com espera ocupada.
c) A CPU não participa das operações de E/S
d) Todas as operações de E/S são realizadas pela CPU
8. Quanto à formatação de uma unidade de disco, assinale a afirmativa que lhe pareça
incorreta:
a) Uma trilha pode conter vários setores
b) Um cilindro contém todas as trilhas de mesmo raio
c) Um cluster é formado por cilindros adjacentes
d) Todas as trilhas possuem a mesma quantidade de setores
9. Segundo a classificação de Flynn, as máquinas vetoriais são conhecidas pela sigla:
a) MIMD
b) SIMD
c) SISD
d) MISD
10. Na estratégia de hierarquia de memória, os objetivos buscados com a introdução das
memórias cache e virtual, são, respectivamente:
a) Aumentar a confiabilidade / ampliar a portabilidade
b) Melhorar o desempenho / aumentar a capacidade
c) Reduzir o tamanho / melhorar o desempenho
d) Aumentar a eficácia / melhorar a eficiência
11. Qual o fator de bloco mais adequado de ser adotado para transferir para fita magnética um arquivo em disco com 3500 registros de 211 bytes cada, considerando que o
tamanho máximo para o buffer de E/S é da ordem de 15,3Kbytes?
a) FB= 4
b) FB= 48
c) FB= 72
d) FB= 76
12. Suponha que o driver de um HD adote a seguinte política para atender os pedidos que
estiverem pendentes, com o objetivo de aumentar seu desempenho: a partir da trilha
em que as cabeças estiverem posicionadas e seguindo a direção de movimento da operação anterior, segue como um elevador, atendendo as trilhas na ordem que representarem menor tempo gasto. Considerando a existência de pedidos pendentes para
ler blocos nos seguintes cilindros: 11, 21, 20, 2, 38, 5 e 40 e dado que o seek leva 2ms
/ cilindro (isto é, para percorrer a distância entre 2 cilindros adjacentes), que as cabeças se encontram sobre o cilindro 12 e que o movimento anterior foi ascendente, o
tempo de total de seek para atender esta relação de pedidos pendentes será de:
a) 188 ms
b) 136 ms
c) 132 ms
d) 240 ms
13. Sabendo que em um certo computador, os buffers MBR(RDM) e MAR(REM) possuem, respectivamente, 48 e 32bits, e que o acesso a memória é feito apenas em nível
de célula completa. Pode-se afirmar que:
a) A capacidade máxima de memória é 4GB
b) A capacidade máxima de memória é 24GB
c) O barramento permite transferir dados de 4 até 6 bytes
d) Os registradores internos da UCP, menos o IR, são de 32bits
14. O conjunto de operações realizadas pela CPU na execução de cada instrução de um
programa executável é conhecido como:
a) Código
b) Ciclo de instrução
c) Rotina
d) Ciclo de barramento
15. Uma máquina RISC dotada de um pipeline com 5 estágios, memória 128KB de cache, 64MB de MP e 9GB de disco. Sabendo-se que o 10 estágio do pipeline consome
80ns, o 50 40ns e os demais 50ns. A cache apresenta uma taxa de hit da ordem de
90% e um tempo de resposta uma ordem de grandeza menor que o da memória principal. O tempo de resposta da MP é de 2µs. Com estes dados em mão, o regime do
pipeline, considerando o caso ideal, será o de execução de uma instrução a cada:
a) 40ns
b) 50ns
c) 80ns
d) 54ns