Estudo sobre a Construç˜ao de Filtros a Corrente Chaveada

Estudo sobre a Construção de Filtros a Corrente Chaveada
Stephanie Marcia Cardoso Cançado
Projeto de Graduação apresentado ao Curso
de Engenharia Eletrônica e de Computação
da Escola Politécnica, Universidade Federal
do Rio de Janeiro, como parte dos requisitos
necessários à obtenção do tı́tulo de Engenheiro.
Orientador:
Queiroz
Rio de Janeiro
Agosto de 2015
Antônio Carlos Moreirão de
Universidade Federal do Rio de Janeiro
Escola Politécnica
Departamento de Eletrônica e de Computação
Estudo sobre a Construção de Filtros a Corrente Chaveada
Autora:
Stephanie Marcia Cardoso Cançado
Orientador:
Prof. Antônio Carlos Moreirão de Queiroz
Examinador:
Prof. Carlos Fernando Teodósio Soares
Examinador:
Prof. Fernando Antônio Pinto Barúqui
DEL
Agosto de 2015
ii
UNIVERSIDADE FEDERAL DO RIO DE JANEIRO
Escola Politécnica - Departamento de Eletrônica e de Computação
Centro de Tecnologia, bloco H, sala H-217, Cidade Universitária
Rio de Janeiro - RJ CEP 21949-900
Este exemplar é de propriedade da Universidade Federal do Rio de Janeiro, que
poderá incluı́-lo em base de dados, armazenar em computador, microfilmar ou adotar
qualquer forma de arquivamento.
É permitida a menção, reprodução parcial ou integral e a transmissão entre bibliotecas deste trabalho, sem modificação de seu texto, em qualquer meio que esteja
ou venha a ser fixado, para pesquisa acadêmica, comentários e citações, desde que
sem finalidade comercial e que seja feita a referência bibliográfica completa.
Os conceitos expressos neste trabalho são de responsabilidade do(s) autor(es).
iii
DEDICATÓRIA
Dedico esta obra a minha mãe e o meu pai, pelo apoio incondicional.
iv
AGRADECIMENTO
Agradeço ao meu orientador Antônio Carlos pela paciência, dedicação e por confiar
que eu conseguiria realizar este trabalho.
A Joyce Mergulhão, Gabriela Chaves, Nadinne Holanda, Marcelle Campos, Igor
Paladino, Luciana Reys, Fábio Oliveira e Marcos Paulo Silva por me acompanharem
em cada momento da minha graduação.
Ao Marcello Campos e Antônio Petraglia, por serem os melhores orientadores de
Iniciação Cientı́fica, que eu poderia ter.
A Raquel Mattoso pelo apoio durante esse projeto.
Aos meus queridos professores que, não só me encorajaram, como também ensinaram mais do que eu jamais poderia ter imaginado. Em especial, agradeço: Jomar,
Márcio, Casé, Barúqui, Joarez, Mariane, Brafman, Teodósio, Luiz Wagner e Mauros.
Ao meu irmão, que me sugeriu seguir a carreira de engenheira.
v
RESUMO
Uma classe muito importante de circuitos eletrônicos utilizados na fabricação de
circuitos integrados (CIs), para a realização das mais diversas funções em instrumentação, como filtros, por exemplo, é a dos circuitos a capacitores chaveados.
Nesse trabalho, é apresentado um estudo sobre uma técnica alternativa a essa,
a de corrente chaveada. Além de ser mais rápida, pode vir a ocupar uma área
menor em CIs e ainda não precisará de sistemas de sintonia, por depender apenas
de dimensões de transistores MOS e uma frequência de chaveamento externa.
O projeto consistirá do estudo e dimensionamento da primeira e segunda geração
desse tipo de circuito, aplicando em filtros de terceira ordem. Após a comparação
dos resultados simulados e teóricos, pode-se analisar a melhor técnica de realização
de tais circuitos e fazer uma avaliação do seu limite de operação e desempenho.
Palavras-Chave: Microeletrônica, Circuitos Integrados, Filtros a Corrente Chaveada, Filtro Bilinear, Filtro Biquadrático.
vi
ABSTRACT
A very important class of electronic circuits is the switched capacitors circuits,
that are used in the fabrication of integrated circuits (ICs) for the realization of a
wide range of functions in instrumentation, like filters, for example.
In the work, it will be presented a study about an alternative technique, the
switched current. Besides being faster, this technique may occupy a smaller area
in ICs and will not need a tuning system, because it only depends on the MOS
transistors dimensions and the external switching frequency.
The project will consist in a study and sizing for the first and second generations of this kind of circuit, applying them on third order filters. After comparing
the theoretical and the simulated results, it can be pointed the best technique for
the realization of these circuits and do an evaluation of the operation limits and
performance.
Key-words: Microelectronics, Integrated Circuits, Switched Current Filters, Bilinear Filters, Biquadratic Filter
vii
SIGLAS
SI - Switched Current
SC - Switched Capacitor
S/H - Sample and Hold
CI - Circuito Integrado
MOSFET - Metal Oxide Semiconductor Field Effect Transistor
CS - Component Simulation
viii
Sumário
1 Introdução
1
1.1
Tema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
1.2
Justificativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
1.3
Metodologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
1.4
Descrição . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
2 Filtros a Corrente Chaveada
4
2.1
Tipos de Sinais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
2.2
Forma de Primeira Geração . . . . . . . . . . . . . . . . . . . . . . .
7
2.3
Forma de Segunda Geração . . . . . . . . . . . . . . . . . . . . . . .
8
2.4
Dimensionamento dos blocos . . . . . . . . . . . . . . . . . . . . . . . 11
2.5
Exemplo Simples de Layout . . . . . . . . . . . . . . . . . . . . . . . 16
3 Aplicação das estruturas
18
3.1
Integrador em Segunda Geração . . . . . . . . . . . . . . . . . . . . . 18
3.2
Filtro Biquadrático Tow-Thomas . . . . . . . . . . . . . . . . . . . . 20
3.3
Filtro Passa-Baixas de Terceira Ordem Passivo . . . . . . . . . . . . . 23
3.4
Filtro Bilinear em Primeira Geração . . . . . . . . . . . . . . . . . . . 24
3.5
Filtro Bilinear em Segunda Geração . . . . . . . . . . . . . . . . . . . 30
3.6
Filtro Bilinear por Simulação de Componentes . . . . . . . . . . . . . 34
3.7
Filtro Bilinear por Simulação de Componentes Modulado . . . . . . . 40
4 Conclusão
47
Bibliografia
49
ix
Lista de Figuras
2.1
Exemplos dos sinais. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5
2.2
Composição de um sinal de uma função de 2 fases, [1].
. . . . . . . . . .
6
2.3
Célula sample and hold em primeira geração. . . . . . . . . . . . . . . .
7
2.4
Integrador em Primeira Geração. . . . . . . . . . . . . . . . . . . . . . .
9
2.5
Célula Sample and Hold em primeira geração com cascode. . . . . . . . . 10
2.6
Célula sample and hold em segunda geração. . . . . . . . . . . . . . . . . 10
2.7
Integrador em segunda geração. . . . . . . . . . . . . . . . . . . . . . . 11
2.8
Fases das chaves do filtro em segunda geração, [1]. . . . . . . . . . . . . . 11
2.9
Integrador em segunda geração. . . . . . . . . . . . . . . . . . . . . . . 12
2.10 Modelo do Cascode para transistor ligado como diodo. . . . . . . . . . . 12
2.11 Integrador em modelo de segunda geração com cascode. . . . . . . . . . . 14
2.12 Modelo da fonte de corrente em cascode. . . . . . . . . . . . . . . . . . . 15
2.13 Exemplo de layout do integrador de segunda geração no Microwind 3.1. . . 17
3.1
Circuito integrador no Edfil para simulação no MNAE. . . . . . . . . . . 19
3.2
Resposta no tempo do integrador em segunda geração no MNAE, a entrada, em azul, e as respostas, em preto e rosa. . . . . . . . . . . . . . . 20
3.3
Filtro biquadrático Tow-Thomas.
. . . . . . . . . . . . . . . . . . . . . 20
3.4
Filtro biquadrático em capacitor chaveado no Edfil para simulação no ASIZ. 22
3.5
Filtro biquadrático em corrente chaveada no Edfil para simulação no MNAE. 22
3.6
Gráfico do filtro biquadrático em corrente chaveada, em preto, a resposta
real, em azul, a ideal e entrada, em rosa. . . . . . . . . . . . . . . . . . . 23
3.7
Filtro passa-baixas de terceira ordem passivo. . . . . . . . . . . . . . . . 23
3.8
Estágio de filtro em primeira geração. . . . . . . . . . . . . . . . . . . . 24
3.9
Estágio de interconexões dos integradores do filtro bilinear, sem as fontes
de polarização. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
x
3.10 Filtro bilinear em primeira geração com componentes ideias para simulação
no ASIZ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.11 Filtro bilinear em primeira geração com componentes reais para simulação
no MNAE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.12 Simulação do filtro bilinear em primeira geração, em preto, a resposta real,
em azul, a ideal e, em rosa, real com as chaves menores. . . . . . . . . . . 29
3.13 Simulação dos limites do filtro bilinear em primeira geração, resposta a 0.5
mA, em preto, a 1 mA, em azul e a -2 mA, em rosa. . . . . . . . . . . . . 29
3.14 Estágio de filtro em segunda geração. . . . . . . . . . . . . . . . . . . . 30
3.15 Filtro bilinear em segunda geração com componentes ideais para simulação
no ASIZ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.16 Filtro bilinear em segunda geração com componentes reais para simulação
no MNAE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.17 Simulação do filtro bilinear em primeira geração, em rosa, segunda geração,
em preto, e resposta ideal, em azul. . . . . . . . . . . . . . . . . . . . . 33
3.18 Simulação do filtro bilinear em primeira geração, em rosa, segunda geração,
em preto, e resposta ideal, em azul, com zoom.
. . . . . . . . . . . . . . 33
3.19 Simulação dos limites do filtro bilinear em segunda geração, resposta a 0.5
mA, em preto, a 1 mA, em azul e a -2 mA, em rosa. . . . . . . . . . . . . 34
3.20 Filtro bilinear por simulação de componentes. . . . . . . . . . . . . . . . 35
3.21 Filtro bilinear por simulação de componentes no Edfil para simulação completa, primeiro e segundo estágios. . . . . . . . . . . . . . . . . . . . . . 36
3.22 Filtro bilinear por simulação de componentes no Edfil para simulação completa, terceiro estágio. . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.23 Filtro bilinear por simulação de componentes com componentes ideais. . . 37
3.24 Simulação do filtro bilinear em segunda geração ideal, em preto, simulação
de componentes, em rosa, e resposta ideal do SC, em azul.
. . . . . . . . 38
3.25 Simulação do filtro bilinear em segunda geração ideal, em preto, simulação
de componentes, em rosa, e resposta ideal do CS, em azul, e CS com chaves
menores, em laranja, com Zoom. . . . . . . . . . . . . . . . . . . . . . . 38
xi
3.26 Simulação do filtro bilinear em segunda geração ideal, em preto, segunda
geração real, em laranja, simulação de componentes, em rosa, e CS ideal,
em azul, com Zoom. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.27 Correntes de entrada de cada bloco do circuito por CS. . . . . . . . . . . 39
3.28 Filtro bilinear por simulação de componentes modulado.
. . . . . . . . . 41
3.29 Filtro bilinear por simulação de componentes modulado com componentes
reais, primeiro e segundo estágio, para simulação no MNAE.
. . . . . . . 42
3.30 Filtro bilinear por simulação de componentes modulado com componentes
reais, terceiro estágio, para simulação no MNAE. . . . . . . . . . . . . . 43
3.31 Filtro bilinear por simulação de componentes modulado com componentes
ideais, para simulação no ASIZ. . . . . . . . . . . . . . . . . . . . . . . 43
3.32 Simulação do filtro bilinear com CS ideal, em rosa, CS modulado ideal, em
azul, CS real, em preto, e CS modulado real, em verde. . . . . . . . . . . 44
3.33 Simulação do filtro bilinear com CS ideal, em rosa, CS modulado ideal,em
azul, sobreposto pelo rosa, CS real, em preto, e CS modulado real, em
verde, com Zoom. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.34 Correntes de entrada de cada bloco do circuito por CS modulado. . . . . . 45
3.35 Simulação do filtro bilinear ideal, em preto, de primeira geração, em vermelho, de segunda geração, em verde, CS, em azul, e CS modulado, em
rosa. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.36 Simulação do filtro bilinear ideal, em preto, de primeira geração, em vermelho, de segunda geração, em verde, CS, em azul, e CS modulado, em
rosa, com Zoom. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
xii
Capı́tulo 1
Introdução
1.1
Tema
Em circuitos integrados (CIs), é comum a utilização de circuitos com sinais
amostrados no tempo (em tempo discreto) na construção de filtros e conversores, que
precisam operar com precisão e baixa distorção, mesmo em frequências tão baixas
quanto as de áudio.
A técnica mais comum, atualmente, é a de capacitores chaveados, que já é
extensamente utilizada na indústria, há anos. Mais recentemente, foi proposta a
técnica de corrente chaveada, que seria capaz de realizar as mesmas funções dos
circuitos anteriores, porém utilizando uma menor área em CIs, além de ter menor
consumo de potência e uma maior velocidade, requerendo cuidados similares no
projeto.
Outra vantagem relativa a essa técnica, é que não há necessidade de sistemas
de sintonia, já que só há casamento de componentes do mesmo tipo.
Nesse projeto, veremos exemplos da construção de diferentes topologias de
filtros a corrente chaveada. Os filtros serão compostos apenas por transistores MOS,
atuando como chaves e espelhos de corrente. Os circuitos não irão requerer elementos especiais como resistores e capacitores lineares, sendo, então, compatı́veis com
processos CMOS digitais.
1
1.2
Justificativa
Atualmente, com o desenvolvimento da microeletrônica, é possı́vel projetar
circuitos integrados com dimensões de nanômetros. O custo por área para a construção dos mesmos é alta. Por isso, é imprescindı́vel que, para o futuro, tenhamos
uma técnica de projeto, que ocupe uma área menor, como a de corrente chaveada.
Outro ponto é a precisão do circuito. Com o desenvolvimento dos filtros
dessa topologia, teremos circuitos, em que a precisão só dependerá do casamento
dos transistores, sem componentes lineares e circuitos adicionais para casar tais
componentes, como dito anteriormente.
Além disso, circuitos SI não possuem uma limitação na excursão do sinal
pelo valor da tensão de alimentação, como com SC. Isso será muito útil em técnicas
modernas com alimentação muito baixa.
1.3
Metodologia
O projeto foi sistematizado a partir das seguintes etapas:
Estudo do caso simples
Foi feito um estudo do caso mais simples, um bloco básico, de cada topologia dos circuitos a corrente chaveada. Nesse estudo, foram obtidas equações
para o dimensionamento dos componentes, que compõem tal bloco. Nesse primeiro momento, é possı́vel comparar as duas estruturas e perceber possı́veis
vantagens e desvantagens, de uma em relação à outra.
Utilização do bloco simples
Foram escolhidos filtros de segunda e terceira ordem para exemplificar a utilização do bloco básico, com simulações para cada topologia e comparação dos
resultados das mesmas com o resultado ideal, também simulado. Nessa etapa
é possı́vel perceber dificuldades do projeto, e detalhes que irão requerer mais
atenção na implementação do mesmo.
Análise de resultados
Finalmente, os resultados obtidos foram analisados e comparados a fim de
verificar a melhor topologia para filtros e sugerir trabalhos futuros.
2
1.4
Descrição
No Capı́tulo 2, serão apresentadas as diferentes topologias de filtros com suas
respectivas estruturas dos blocos básicos e o dimensionamento dos componentes de
cada bloco.
O Capı́tulo 3 apresenta a aplicação das estruturas anteriores a um integrador,
um filtro de segunda ordem e um de terceira ordem mostrando seus circuitos completos e os resultados de simulação de cada filtro e a comparação entre os mesmos.
Assim, será elaborada uma conclusão, exposta no Capı́tulo 4, tendo em vista,
os resultados obtidos no capı́tulo anterior. Nela, teremos uma breve discussão sobre
o melhor método de implementação desses filtros. Serão expostos, também, ideias
para trabalhos futuros.
3
Capı́tulo 2
Filtros a Corrente Chaveada
Os filtros a corrente chaveada (SI) possuem, essencialmente, o mesmo modo
de operação de filtros a capacitores chaveados (SC), que se tornaram imensamente
populares na implementação de circuitos analógicos para processamento de sinais.
Apesar de apresentar, essencialmente, o mesmo modo de operação, o filtro a
capacitor chaveados possui, como sinais, as tensões nos capacitores, já o circuito a
corrente chaveada, as correntes em transistores.
Com circuitos SC, os capacitores precisam ser lineares, já com SI, os transistores podem ter transcondutâncias não lineares, precisando apenas de um bom
casamento entre eles.
Por possuı́rem circuitos mais simples, é possı́vel construir filtros SI com um
consumo menor de energia, uma área em circuito integrado menor e uma maior velocidade, mas haverá uma precisão menor, já que um bom casamento de capacitores
é mais fácil que o de transistores, necessário na técnica.
2.1
Tipos de Sinais
Os sinais podem ser classificados como discretos, contı́nuos ou, um meio-
termo, denominado sampled and held (S/H). Podemos ver o exemplo dos três na
Fig. 2.1. A variável no eixo vertical representa uma quantidade medida, como, por
exemplo, a tensão em um capacitor e, no eixo horizontal, temos o tempo.
Um sinal contı́nuo no tempo é descrito por uma função, x(t), na qual temos
um valor de sinal definitivo para qualquer valor do tempo, que, em geral, é uma
4
(a) Sinal contı́nuo no tempo.
(b) Sinal discreto no tempo.
(c) Sinal em sample and hold.
Figura 2.1: Exemplos dos sinais.
5
variável independente.
Um sinal discreto é representado por uma sequência de números reais em
instantes de tempo especı́ficos. Nos demais instantes, não temos valores definidos.
Esse tipo de sinal pode ser obtido amostrando um sinal contı́nuo, como vemos em
x[n] = x(nT),em que n = 0, 1, 2, ...
O T é conhecido como o perı́odo de amostragem, que é a variável responsável
pelo tamanho do espaçamento das amostras no tempo, já o n é um número natural,
representando a amostra.
O sinal S/H é conhecido por ser amostrado e retido, sendo, assim, considerado
um sinal intermediário entre os dois anteriores. Ele é caracterizado pela descontinuidade e é extensamente utilizado para medições em instrumentação eletrônica.
O sinal medido em um circuito SI possui um perı́odo de medição dividido em
fases e é feito em S/H. Cada sinal Xi de um filtro é composto por f componentes
Xi,m , com m fases, com m = 1, 2, ..., n. Cada sinal Xi,m , por sua vez, é composto
por f componentes, Xi,mk , com k fases, com k = 1, 2, ...n. Como vemos na figura
abaixo, essas componentes f × f são somadas formam Xi .
Na Fig. 2.2, temos n = 2. A soma das componentes Xi,1k formam o sinal
Xi,1 e a soma das componentes Xi,m formam o sinal Xi .
Figura 2.2: Composição de um sinal de uma função de 2 fases, [1].
6
2.2
Forma de Primeira Geração
A forma mais simples com a qual podemos fazer o filtro é apresentada, a
seguir, com uma célula sample and hold, que é composta por um transistor Q2 ,
ligado como diodo, um espelho de corrente e Q1 e Q3 servindo como fontes de
corrente. A chave representada na Fig. 2.3 pode ser feita utilizando um transistor
MOS de tamanho menor que os demais.
VDD
Q1
VDD
Vb1
Vb2
Q3
Iout
Iin
Q2
Q4
Figura 2.3: Célula sample and hold em primeira geração.
O seu funcionamento se dá da seguinte maneira: durante a fase 1, a chave
estaria fechada e o transistor Q2 , ligado como um diodo, forneceria uma tensão de
gate, para Q4 , formando um espelho de corrente.
Já na fase 2, a chave estaria aberta, a corrente, que entra no transistor Q2
não é espelhada por Q4 . Então, a corrente de saı́da, retida pelo CGS do transistor
da saı́da, não é afetada pela entrada.
Nota-se que a saı́da será, assim, atrasada em relação a entrada de meio-atraso
e a mesma pode ser multiplicada por um fator K, determinado pela proporção
entre os tamanhos dos blocos Q1 Q2 e Q3 Q4 . Se todos os transistores tiverem um
comprimento fixo, teremos que K será a relação entre as larguras dos blocos.
Iout = KIin z −1/2
(2.1)
Para termos um integrador completo, bastaria conectar dois desses blocos
em série. Nessa linha de pensamento, podemos formar as mais diversas funções
utilizando esse mesmo bloco.
7
Em simulação, no programa ASIZ, vemos o bloco integrador feito com o filtro
em primeira geração, cuja função de transferência é dada na equação (2.2). Nesse
programa, os transistores possuem Gm , GDS , CGS e CGD , as chaves são ideais e as
fontes de corrente de polarização são omitidas. Então, só é preciso dimensionar o
fator Gm . O dimensionamento dos elementos utilizados na simulação será visto na
Seção 2.4.
I0
−1
=
Iin
−1 + z
(2.2)
(a) Circuito do integrador no programa Edfil.
(b) Gráfico do Integrador, entrada em azul e saı́da em preto.
Figura 2.4: Integrador em Primeira Geração.
Pela função de transferência, percebemos que o mesmo é um integrador em
Backward Euler. Se quiséssemos um integrador em Forward Euler, terı́amos que ter
uma saı́da na primeira chave. A saı́da do circuito, na Fig. 2.4, é a corrente do último
8
transistor, mas só é válida para o caso em que Gm = 1, em outros casos, terı́amos,
como saı́da, a cópia dela por um espelho de corrente.
Para uma melhora no desempenho desse sistema, podemos utilizar os transistores na forma cascode, como vemos na Fig. 2.5. Com isso, terı́amos maior
impedância de saı́da e isolamento entrada/saı́da.
Vdd
Iin
Vdd
VB
VB
VA
VA
Vb
Iout
Vb
Figura 2.5: Célula Sample and Hold em primeira geração com cascode.
2.3
Forma de Segunda Geração
Vdd
Vb
Iin
20
20
10
1
Iout
Vx
Figura 2.6: Célula sample and hold em segunda geração.
Como foi visto na Fig. 2.6, precisarı́amos de quatro transistores para fazer
um meio atraso. Visando diminuir essa quantidade e, por consequência o espaço
ocupado em CI (circuito integrado), temos a forma em segunda geração, vista na
Fig. 2.6
9
Nessa forma, temos um transistor atuando como uma fonte de corrente e
outro, não só como a célula de memória, como também oferecendo a saı́da. Assim,
não há necessidade do casamento dos transistores, como precisávamos anteriormente.
Assim como no caso anterior, podemos usar vários desses blocos simples
para formar funções de transferência maiores. No circuito integrador, é possı́vel
simplificar as fases 10 e 20 , em paralelo, por um curto-circuito.
Vdd
Vb
Iin
20
Vdd
10
Vb
1
Vb
2
Iout
Vx
Figura 2.7: Integrador em segunda geração.
Figura 2.8: Fases das chaves do filtro em segunda geração, [1].
Na Fig. 2.7, vemos o modelo do integrador em segunda geração e, na Fig.
2.8, vemos as fases das chaves 1, 1’, 2 e 2’. Com a saı́da no local indicado, temos a
seguinte relação entre a entrada e saı́da:
I0
z
=
Iin
−1 + z
(2.3)
Pela relação podemos ver que é um integrador em Forward Euler. Para
termos um integrador em Backward Euler, bastaria pegar a corrente de saı́da na
10
chave 1, no lugar da 2, semelhante ao caso anterior. É preciso lembrar que a saı́da
é uma corrente do primeiro transistor, para o caso de Gm = 1. Nos demais casos,
terı́amos a cópia da mesma por um espelho de corrente, como temos na Fig. 2.9.
Apesar do circuito ser mais simples, é necessário que tenhamos quatro fases,
para garantir que haja caminho para a corrente de entrada e evitar a perda de
memória.
(a) Circuito do integrador no programa Edfil.
(b) Gráfico do Integrador, entrada em azul e saı́da em preto.
Figura 2.9: Integrador em segunda geração.
Na simulação, usando componentes ideais, só há a necessidade de duas fases.
Podemos ver a relação dita 2.3 no gráfico da Fig. (2.9).
Como no caso anterior, pode-se utilizar os transistores em forma em cascode,
para a melhora da performance do integrador.
2.4
Dimensionamento dos blocos
Nas simulações, que vimos no item anterior, usamos os componentes ideais
para visualizar o funcionamento dos filtros.
Na realidade, temos que levar em consideração os tamanhos dos componentes,
11
que serão usados como fatores multiplicativos da função, mais adiante.
Para dimensionar os transistores, começaremos tomando o modelo da Fig.
2.10. Nesse, temos o modelo do transistor, como diodo, usado nos filtros em primeira
geração. Por enquanto, a fonte de corrente será considerada ideal.
M2
Vb
M1
Figura 2.10: Modelo do Cascode para transistor ligado como diodo.
Os transistores utilizados são MOSFETs do tipo N e, para que os mesmos
estejam em saturação, temos que a equação (2.4) deve ser obedecida.
VDS ≥ VGS − Vt
(2.4)
Sendo VGS , a tensão entre o gate e o source; VDS , a tensão entre o drain e o source
e Vt , a tensão de threshold.
Também sabemos, que para esse tipo de transistor, podemos considerar:
r
VGS = Vt +
ID L
KW
(2.5)
Sendo ID , a corrente de dreno; K, o parâmetro de transcondutância do processo de fabricação; W , a largura do transistor e L, o comprimento.
Suponhamos que ambos os transistores, M1 e M2 sejam iguais, ou seja, possuem o mesmo Vt , L, W e K.
Para o transistor M1 , a partir da equação (2.4), temos:
VB − VGS2 ≥ VGS1 − Vt
Substituindo a relação (2.5), temos:
12
(2.6)
r
VB −
Vt +
ID L
KW
!
r
VB ≥ Vt + 2
r
≥
ID L
KW
ID L
KW
(2.7)
(2.8)
Para o transistor M2 , a partir da equação (2.4), temos:
VGS1 − (VB − VGS2 ) ≥ VGS2 − Vt
(2.9)
VGS1 − VB ≥ −Vt
(2.10)
VB ≤ VGS1 + Vt
(2.11)
Aplicando a relação (2.5), temos:
r
VB ≤
ID L
+ 2Vt
KW
(2.12)
No pior caso, para a equação acima, terı́amos ID nulo e com isso, observa-se
que:
VB ≤ 2Vt
(2.13)
Assumindo que VB = 2Vt e aplicando na equação (2.8), teremos:
r
2Vt − Vt −
ID L
≥
KW
r
ID L
KW
(2.14)
ID L
KW
(2.15)
W
4ID
≥
L
KVt2
(2.16)
Vt2 ≥ 4
A equação (2.16) pode ser utilizada tanto para filtros em primeira geração
como em segunda.
Para as simulações, usaremos a corrente máxima como 1 mA, que, no caso
do circuito de segunda geração, como na Fig. 2.11, terı́amos um ramo com corrente
13
Vd
Iout
Vd
Vd
VA
VA
VA
VB
VB
VB
Vb
1
Vb
Vb
10
2
Iin
20
Vx
Figura 2.11: Integrador em modelo de segunda geração com cascode.
zero e outro com 2 mA. Em funcionamento normal, cada ramo teria corrente igual
a 1 mA, fornecido pela fonte de corrente, que chamaremos de I0 .
Para polarizar os transistores, serão utilizadas fontes de corrente. Essa é a
forma mais eficiente de polarizar os transistores, mantendo a corrente de polarização
e a tensão de alimentação praticamente independentes, fazendo o circuito se tornar
mais robusto.
Para essas, temos o circuito da Fig. 2.12 e os transistores desse circuito são
iguais.
VDD
VA
M1
VB
M2
I0
Figura 2.12: Modelo da fonte de corrente em cascode.
Como, nesse circuitos, são utilizados transistores do tipo P, temos que a
equação (2.4) sofre algumas modificações.
VSD ≥ VSG − |Vt |
14
(2.17)
Para o transistor M1 , da Fig. 2.12, e utilizando a equação (2.5) temos:
s
VA = VDD − |Vt | −
I0 L1
Kp W1
(2.18)
Para o transistor M1 , usando a equação (2.17) temos:
VDD − (VB + VSG2 ) ≥ VDD − VA − |Vt |
(2.19)
Substituindo a equação (2.18), temos:
s
VDD − VB − VSG2 ≥
I0 L1
Kp W 1
(2.20)
I0 L1
Kp W1
(2.21)
Utilizando a equação (2.5), temos:
s
VB ≤ VDD − |Vt | − 2
Utilizando as relações encontradas nesta seção, podemos encontrar os tamanhos dos transistores dos filtros, que serão vistos no capı́tulo seguinte.
2.5
Exemplo Simples de Layout
Uma das principais vantagens desse método em relação aos capacitores cha-
veados seria o espaço ocupado em um CI.
Para exemplificar um layout feito com essa metodologia, podemos utilizar o
dimensionamento da seção anterior.
Pela equação (2.22), temos o valor que será utilizado para W2 , que é a largura
dos transistores ligados em diodo. Essa equação veio da (2.16), utilizando a corrente
máxima suportada como duas vezes a corrente fornecida pela fonte, ou seja, I = 2I0 .
Esse mesmo cálculo será utilizado nas simulações do capı́tulo seguinte.
W2 =
8I0
L2
KVt2
(2.22)
Para deixar o desenho mais simples, podemos fazer a fonte de alimentação,
com tamanho W1 por L1 , com a mesma largura do transistor ligado em diodo, ou
seja, W1 = W2 , com isso seria necessário o cálculo do Vb a ser utilizado, pela equação
(2.21).
15
Vemos um exemplo de layout na Fig. 2.13. O exemplo é simples e vemos dois
transistores em cascode ligados entre si com as chaves, transistores muito menores,
indicados por sua fase.
O layout, utilizando os parâmetros das simulações apresentadas no Capı́tulo
3, teria transistores com a relação W2 = 52L2 , aproximadamente. A Fig. 2.13 é
ilustrativa, pois usa transistores bem menores. Para obter a relação correta entre o
comprimento e a largura, os transistores teriam que ser apenas mais largos.
Para um melhor casamento entre os transistores, poderı́amos ter uma mesma
célula divida em várias menores em paralelo. No exemplo, as células possuem relação
de 20 para 1 entre sua largura e comprimento. Uma mesma célula poderia ser
dividida em outras 4 de relação 5 para 1.
Isso ajuda a minimizar os efeitos de uma possı́vel variação no processo de
fabricação de circuitos integrados. Esse tipo de prática, comum para os projetista
de layouts, é facilitada pelo fato do projeto gerar uma grande relação entre a largura
e o comprimento dos transistores para os nı́veis de corrente usados. Transistores de
canal largo e de tamanhos maiores casam melhor que transistores de menores.
16
Figura 2.13: Exemplo de layout do integrador de segunda geração no Microwind 3.1.
17
Capı́tulo 3
Aplicação das estruturas
Neste capı́tulo, trataremos da implementação de filtros utilizando os blocos
básicos mostrados no capı́tulo anterior.
Para tal, primeiro foi necessária a implementação do integrador em segunda
geração, para teste das grandezas a serem utilizadas, encontradas a partir das
equações da Seção 2.4.
3.1
Integrador em Segunda Geração
Fazendo o mesmo circuito visto na Fig. 2.7, temos o circuito da Fig. 3.1.
Nele, temos que VA e VB polarizam os transistores da fonte de corrente se-
gundo as equações (2.18) e (2.21). Já VB2 possui o valor de 2Vt , como foi utilizado
anteriormente. A frequência de chaveamento é 1 MHz.
O tamanho dos transistores da fonte, W1 e L1 foram arbitrados, bem como
os das chaves, LS , WS , LC , e WC . Lembrando que algumas chaves (as de 10 e 20 )
possuem uma corrente maior passando por elas, então seu tamanho precisou ser um
pouco maior que as demais, além de seu tamanho ter que ser bem pequeno, porque
há muita injeção de carga nelas.
Já o tamanho dos transistores do integrador foi calculado pela equação (2.16),
sendo que foi arbitrado o valor de L2 e o W2 foi obtido pelos cálculos.
As chaves, como vimos na Seção 2.3, precisam de um circuito de chaveamento,
que foi feito com fontes de tensão. Esse circuito, indicado na Fig. 3.1 como Gerador
de Fases, possui um reset para zerar o estado inicial dos integradores, iniciando
18
corretamente a simulação. Foi percebido que os transistores saiam da região de
operação adequada, nos primeiros instantes da simulação, quando não se utilizavam
esse tipo de reset nos transistores.
Outro fato, a ser ressaltado, é o valor de VX , que possui um circuito próprio
para ser feito. Em simulação, sem esse circuito, terı́amos picos na corrente, não
realı́sticos, ocasionados pelo fato do bloco integrador, durante a sobreposição as
fases 1’ e 2’, como vimos na Seção 2.3, ser ligado diretamente a uma fonte de tensão
Vx , que fornece uma corrente maior que suportada pelo bloco integrador. O circuito
em questão impede que isso aconteça, apesar de ainda serem percebidos pequenos
picos na corrente.
Além disso, percebemos também que a resposta possui uma queda na tensão
em relação à sua versão com chaves com metade da largura, curva em laranja. Isso
nos leva a crer que essa queda é ocasionada por injeção de carga nas chaves.
Figura 3.1: Circuito integrador no Edfil para simulação no MNAE.
19
Figura 3.2: Resposta no tempo do integrador em segunda geração no MNAE, a entrada,
em azul, e as respostas, em preto e rosa.
3.2
Filtro Biquadrático Tow-Thomas
O primeiro filtro testado foi o biquadrático. Na Fig. 3.3, temos a repre-
sentação do filtro a ser implementado. Os valores escolhidos não darão o filtro
exato, mas aproximado, como veremos a seguir. Ele será um passa-baixas, com
fator de qualidade Q, que pode ser de qualquer valor, normalmente, maior que um.
Figura 3.3: Filtro biquadrático Tow-Thomas.
Para a implementação mais simples, os resistores foram substituı́dos por capacitores chaveados, como vemos na Fig. 3.4. Os capacitores tem como valor a
expressão abaixo, em que T representa o perı́odo de chaveamento.
20
T
R
C=
(3.1)
Ainda na Fig. 3.3, para o seu projeto tomaremos ωS , como a frequência de
amostragem, assim teremos:
2π
ωs
(3.2)
2π
Rωs
(3.3)
T =
C=
Tendo o valor obtido na equação (3.3), temos que os capacitores com os
seguintes valores. Para o exemplo, foi utilizado um Q = 5 e um ωs = 20 rad/s. Os
valores para os capacitores chaveados serão proporcionais a um capacitor unitário,
C0 , que no nosso caso foi usado como 1.
Ca = Cb = C 0 = 1
π
π
C0 =
10
10
(3.5)
π
π
π 1
C0 = C0 =
10 Q
50
50
(3.6)
Cc = Cd = Cf =
Ce =
(3.4)
Os valores desses capacitores foram utilizados como fator multiplicativo no
comprimento dos transistores do circuito real, na Fig. 3.5.
Quando tratamos dos casos simulados no MNAE, é válido ressaltar que a
saı́da desse filtro deve ser composta de uma fonte de corrente junto com uma carga,
pois o simulador faz um análise no tempo.
Na Fig. 3.4, temos um circuito com componentes ideais e, na Fig. 3.5, temos
o filtro em segunda geração com componentes reais.
Na Fig. 3.6, temos a comparação dos dois casos. Ainda percebemos os
picos na corrente, como foi falado na seção anterior. Também, pode-se perceber um
pequeno offset, que será melhor abordado nas próximas seções.
21
Figura 3.4: Filtro biquadrático em capacitor chaveado no Edfil para simulação no ASIZ.
Figura 3.5: Filtro biquadrático em corrente chaveada no Edfil para simulação no MNAE.
22
Figura 3.6: Gráfico do filtro biquadrático em corrente chaveada, em preto, a resposta
real, em azul, a ideal e entrada, em rosa.
3.3
Filtro Passa-Baixas de Terceira Ordem Passivo
Para o filtro de teste em terceira ordem, utilizaremos o filtro mostrado na
Fig. 3.7.
Figura 3.7: Filtro passa-baixas de terceira ordem passivo.
Os valores dos componentes foram escolhidos para termos um filtro Chebychev
de 1 dB, com frequência de chaveamento 20 vezes maior que a da borda da banda
passante do filtro. Com isso terı́amos, aproximadamente, C1 = 2, L2 = 1 e C3 = 2.
Tanto para a primeira geração, quanto para a segunda geração, podemos
fazer cada estágio do filtro subtraindo as saı́das Backward Euler e Forward Euler
dos integradores, com ajuda de um espelho para inverter uma das correntes. Como
23
o filtro é de terceira ordem, teremos três estágios desses, ligados entre si por um
circuito de interconexões dos integradores, no qual serão utilizados os valores de C1 ,
L2 e C3 , como veremos a seguir.
3.4
Filtro Bilinear em Primeira Geração
Para essa geração, teremos que o estágio de filtro será como mostrado na
figura Fig. 3.8. Como dito anteriormente, temos três estágios. Cada um feito com
dois blocos de S/H, vistos na Seção 2.2. Essa imagem mostra o circuito sem as
fontes de polarização.
1A
T
I
2C1 in
1
1
2
2
1
4
2
3
1
5
2
6
1A
2A
2A
3A
3A
Figura 3.8: Estágio de filtro em primeira geração.
Para o cálculo dos fatores a serem utilizados no estágio de interconexões dos
integradores, falado na seção anterior, temos que tomar em consideração o circuito
mostrado na Fig. 3.7. Para ele, podemos escrever as equações de estado abaixo,
24
considerando Vin a tensão de entrada:
1
=
sC1
VC1
Vin − VC1
− IL2
R1
(3.7)
IL2 =
1
(VC1 − VC3 )
sL2
(3.8)
VC3 =
1
VC
(IL2 − 3 )
sC3
R3
(3.9)
Aplicando a transformação bilinear, teremos:
VC1
1
=
C1
IL2
VC3
Vin − VC1
− IL2
R1
1
(VC1 − VC3 )
=
L2
1
=
C3
T z+1
2 z−1
T z+1
2 z−1
(3.10)
(3.11)
T z+1
VC3
IL2 −
R3
2 z−1
(3.12)
A partir dessas equações e do circuito mostrado na Fig. 3.9, temos as seguintes equações:
VC1
z+1
=
z−1
(Vin − VC1 )
IL2 =
VC3
T
T
− IL2
2R1 C1
2C1
z+1
T
(VC1 − VC3 )
z−1
2L2
z+1
=
z−1
T
T
IL2
− VC3
2C3
2R3 C3
(3.13)
(3.14)
(3.15)
Usando as equações (3.13), (3.14) e (3.15) e tendo em vista o circuito mostrado na Fig. 3.9, temos os seguintes valores para as variáveis abaixo:
A=
T
2C1
(3.16)
B=
T
2L2
(3.17)
25
2
1
1
C=
T
2C3
(3.18)
D=
T
2C1
(3.19)
E=
T
2C3
(3.20)
F =
T
2L2
(3.21)
A
B
1A
A
B
1
4
1
1
2A
1
C
D
3A
C
D
3
6
1
1
1A
3
E
F
3A
E
1
2A
F
5
5
5
1
I0
Figura 3.9: Estágio de interconexões dos integradores do filtro bilinear, sem as fontes de
polarização.
26
Podemos notar, também, que cada transistor na Fig. 3.10 é representado por
um bloco de quatro transistores no circuito da Fig. 3.11. Os fatores representados
por A, B, C, D, E e F, na Fig. 3.9, são utilizados nos tamanhos dos transistores, mais
especificamente como um fator multiplicativo da largura W de todos os transistores
de um mesmo bloco. Isso também ocorre no circuito de segunda geração, já que o
dimensionamento dos dois é praticamente o mesmo.
Figura 3.10: Filtro bilinear em primeira geração com componentes ideias para simulação
no ASIZ.
A partir desses valores, podemos simular o circuito e obtermos o gráfico da
Fig. 3.12. Nesse, percebemos que a resposta real, em preto, e a resposta ideal, em
azul, são muito próximas, a menos de um offset.
Esse offset, provavelmente, é devido a injeção de carga nas chaves. Em um
teste, mostrado pela curva em rosa, foi colocado um tamanho de chave dez vezes
menor, com isso a condutância da mesma, que é inversamente dependente da largura,
aumenta, além da capacitância diminuir muito, ficando um décimo do seu valor
atual. Com isso, vemos que a curva ideal e a nova curva real são praticamente a
mesma.
Outro ponto importante é a máxima corrente, que o filtro suportaria sem
degenerar a saı́da. Ainda com o circuito real, com chaves realı́sticas, na Fig. 3.13,
27
temos as saı́das para 0.5 mA, em preto, 1 mA, em azul e -2 mA, em rosa. Podemos
observar que o circuito suporta o 1 mA e -2 mA, como ele foi projetado para suportar.
Ele suporta mais corrente negativa, pois tem duas fontes de 1 mA alimentando a
carga, que absorve a corrente mesmo com transistores saindo da saturação. A forma
de onda fica distorcida, já que várias células internas saem da região em que foram
projetadas para funcionar.
Figura 3.11: Filtro bilinear em primeira geração com componentes reais para simulação
no MNAE.
28
Figura 3.12: Simulação do filtro bilinear em primeira geração, em preto, a resposta real,
em azul, a ideal e, em rosa, real com as chaves menores.
Figura 3.13: Simulação dos limites do filtro bilinear em primeira geração, resposta a 0.5
mA, em preto, a 1 mA, em azul e a -2 mA, em rosa.
29
3.5
Filtro Bilinear em Segunda Geração
Para essa geração, serão utilizados os mesmos circuitos mostrados na Fig. 3.9,
mas o circuito do estágio de filtro está representado na Fig. 3.14, sem polarização.
Nesse estágio, utilizamos menos transistores, com isso, terı́amos um tamanho menor
no integrado, como já falamos no capı́tulo anterior. Lembrando que as chaves,
possuem um tamanho pequeno em comparação com os transistores do filtro.
1A
T I
2C1 in
10
20
1
Vx
2A
2
2
1
10
20
1
Vx
3A
2
3
4
10
20
1
Vx
2
6
5
Figura 3.14: Estágio de filtro em segunda geração.
Mesmo com um número menor de transistores, ainda é preciso um casamento
entre eles muito preciso, como foi dito na Seção 2.5.
Na Fig. 3.17, temos os sinais em primeira geração, em rosa, segunda geração,
em preto e o sinal ideal em azul. Percebemos que ambas as repostas são muito
próximas, mas o de segunda geração ainda possui os picos na corrente, como foi
30
ressaltado anteriormente.
Na Fig. 3.18, ainda no mesmo esquema de cor, temos que o circuito em
primeira geração possui um sinal mais distante do ideal, ou seja, possui uma injeção
de carga maior que o circuito de segunda geração. Podemos concluir, a partir disso,
que o integrador de segunda geração é melhor.
Em termos de máxima corrente suportada por esse sistema, os resultados são
semelhantes ao anterior, como vemos na Fig.3.19, onde 0.5 mA, está em preto, 1
mA, em azul e -2 mA, em rosa.
Um ponto a tomar em consideração sobre isso, é o fato do circuito ter sido
projetado para 1 mA, na Seção 2.4. Na verdade, o projeto foi para um dos blocos.
Como, tanto no primeira geração, como no segunda geração, temos dois blocos em
paralelo na entrada, então o circuito suporta 1 mA em cada bloco.
Figura 3.15: Filtro bilinear em segunda geração com componentes ideais para simulação
no ASIZ.
31
Figura 3.16: Filtro bilinear em segunda geração com componentes reais para simulação
no MNAE.
32
Figura 3.17: Simulação do filtro bilinear em primeira geração, em rosa, segunda geração,
em preto, e resposta ideal, em azul.
Figura 3.18: Simulação do filtro bilinear em primeira geração, em rosa, segunda geração,
em preto, e resposta ideal, em azul, com zoom.
33
Figura 3.19: Simulação dos limites do filtro bilinear em segunda geração, resposta a 0.5
mA, em preto, a 1 mA, em azul e a -2 mA, em rosa.
3.6
Filtro Bilinear por Simulação de Componentes
Além dos dois tipos de filtros apresentados, temos ainda o filtro por simulação
de componentes (CS), abordado em [1].
Pelo projeto feito nessa abordagem, terı́amos que o mesmo circuito bilinear
de terceira ordem, apresentado em primeira e segunda geração, seria o circuito da
Fig. 3.20.
Utilizando o mesmo dimensionamento dos componentes abordado na Seção
2.4, temos o circuito das Fig. 3.21 e 3.22, com componentes reais e da Fig. 3.23,
com componentes ideais.
No gráfico da resposta, Fig.3.24, percebemos que a resposta, assim como nas
gerações anteriores, possui um offset em relação ao ideal. Esse offset ocorre por
causa da injeção de carga nas chaves. Na Fig. 3.25, foram colocadas chaves com
comprimento dez vezes menor no circuito real, representado pela curva em laranja.
Nesse, vemos que a resposta do circuito é mais próxima da resposta ideal.
Percebe-se, também, que a resposta com as chaves menores, diferente das
34
gerações anteriores, não fica exatamente igual à ideal. Isso se deve ao fato dos
transistores de entrada terem a largura cinco vezes maior que a projetada, na Seção
2.4. Nesse tipo de circuito, o estágio de entrada deveria ser feito com múltiplos
estágios, como dito em [1]. Como, nesse exemplo, só foi utilizado um estágio, a
corrente de entrada se apresentava muito grande para os transistores projetados,
sendo necessária a modificação.
1
1/RS
1
1b
1b
2
1/2
C1 /T
1
Iin
1b
1
1/RS
2
2
1/2
C1 /T
1
2C1 /T
2b
1b
1/2
L2 /T
1
2b
3
1/2
2
2b
3
L2 /T
2
1b
1/2
1/2
2
2L2 /T
3b
3b
2b
C3 /T
1
3
1/2
1/2
1/2
1/2
1/2
3
3b
2b
C3 /T
2
1/2
3
3
2C3 /T
Figura 3.20: Filtro bilinear por simulação de componentes.
35
Iout
Figura 3.21: Filtro bilinear por simulação de componentes no Edfil para simulação completa, primeiro e segundo estágios.
36
Figura 3.22: Filtro bilinear por simulação de componentes no Edfil para simulação completa, terceiro estágio.
Figura 3.23: Filtro bilinear por simulação de componentes com componentes ideais.
37
Figura 3.24: Simulação do filtro bilinear em segunda geração ideal, em preto, simulação
de componentes, em rosa, e resposta ideal do SC, em azul.
Figura 3.25: Simulação do filtro bilinear em segunda geração ideal, em preto, simulação
de componentes, em rosa, e resposta ideal do CS, em azul, e CS com chaves menores, em
laranja, com Zoom.
38
Figura 3.26: Simulação do filtro bilinear em segunda geração ideal, em preto, segunda
geração real, em laranja, simulação de componentes, em rosa, e CS ideal, em azul, com
Zoom.
Figura 3.27: Correntes de entrada de cada bloco do circuito por CS.
39
Outro ponto a se ressaltar é o fato desse circuito possuir a metade da frequência
de chaveamento dos demais, 500 khz, como vemos no gráfico da Fig. 3.26. Cada
degrau do CS é apresentado por dois degraus na resposta do circuito de segunda
geração, mostrando que o perı́odo daquele é o dobro desse. Isso acontece porque o
CS opera nas duas fases.
Nos circuitos anteriores, de primeira e de segunda gerações, a resposta era
feita dando o valor correto na primeira fase e, na segunda fase, tı́nhamos um valor
intermediário, que era gerado por operações internas do filtro, não sendo um valor
correto. No circuito em CS, como o mesmo é amostrado nas duas fases, o circuito
possui um valor mais correto, já que a saı́da em ambas as fases é a correta.
3.7
Filtro Bilinear por Simulação de Componentes Modulado
Também apresentado em [1], a forma modulada é muito semelhante a ante-
rior, como vemos na Fig. 3.28. Construindo o filtro da mesma forma do anterior,
temos, na Fig. 3.31, o circuito ideal e nas Fig. 3.29 e 3.30, o circuito real.
Nesse circuito não foi necessário o ajuste dos transistores de entrada, pois
notou-se que a corrente de entrada não superava o 1 mA para o qual o dimensionamento foi feito.
Em simulação, na Fig. 3.32, temos a resposta ideal do CS e do CS modulado,
o CS real e o CS modulado real. Assim como no caso anterior, percebemos um pouco
de injeção de carga, mas nesse circuito, ela é bem menor.
Se compararmos todos os circuitos apresentados até então, como vemos na
Fig. 3.35 e na Fig. 3.36, podemos perceber que as curvas dos circuitos por simulação
de componentes possui a forma dos sinal de saı́da mais próxima da ideal. Além disso,
o circuito por CS modulado possui o menor offset, consequentemente, uma menor
injeção de carga.
40
1b
1
1
2
1/(2RS)
1/2
C1 /T
1
1b
1b
2
1
2
1/(2RS)
1/2
C1 /T
2
1
1
2b
1/RS
1
Iin
2
1b
3
1/2
L2 /T
1
1/2
2
2b
2
3
1b
1/2
L2 /T
2
1/2
1
3b
1
3b
1
3b
3
1/(2RL)
1
2b
1/2
C3 /T
1/2
1
1
Iout
3
3b
2
1/(2RL)
3
2b
1/2
C3 /T
3
1/2
2
1/RL
1
Figura 3.28: Filtro bilinear por simulação de componentes modulado.
41
Figura 3.29: Filtro bilinear por simulação de componentes modulado com componentes
reais, primeiro e segundo estágio, para simulação no MNAE.
42
Figura 3.30: Filtro bilinear por simulação de componentes modulado com componentes
reais, terceiro estágio, para simulação no MNAE.
Figura 3.31: Filtro bilinear por simulação de componentes modulado com componentes
ideais, para simulação no ASIZ.
43
Figura 3.32: Simulação do filtro bilinear com CS ideal, em rosa, CS modulado ideal, em
azul, CS real, em preto, e CS modulado real, em verde.
Figura 3.33: Simulação do filtro bilinear com CS ideal, em rosa, CS modulado ideal,em
azul, sobreposto pelo rosa, CS real, em preto, e CS modulado real, em verde, com Zoom.
44
Figura 3.34: Correntes de entrada de cada bloco do circuito por CS modulado.
Figura 3.35: Simulação do filtro bilinear ideal, em preto, de primeira geração, em vermelho, de segunda geração, em verde, CS, em azul, e CS modulado, em rosa.
45
Figura 3.36: Simulação do filtro bilinear ideal, em preto, de primeira geração, em vermelho, de segunda geração, em verde, CS, em azul, e CS modulado, em rosa, com Zoom.
46
Capı́tulo 4
Conclusão
Esse trabalho tem por objetivo fazer um estudo sobre um método alternativo
de realizar filtros sem utilização de componentes lineares ou circuitos de sintonia.
Ao estudar o método de corrente chaveada, podemos perceber que ele é completamente compatı́vel com o processo de fabricação CMOS digital, por só possuir
transistores. Seu bom funcionamento dependerá somente do casamento desses.
Os resultados apresentados, considerando que foram estudados ao todo quatro métodos de projetar esse tipo de topologia, levam a crer que, apesar da mesma
forma de cálculo do tamanho dos transistores, o circuito com simulação de componentes modulado possui um offset menor, além de um sinal próximo do ideal.
Podemos explicar isso pelo fato dos circuitos CSs modulados possuir uma
resposta amostrada nas duas fases, bem como os circuitos CSs, como vimos na
Seção 3.6, além da entrada modulada. Ambos os circuitos CSs possuem correntes
com sinais opostos nos estágios, fazendo com que a injeção de carga, que entra por
um estágio é anulada, em parte, pela do outro, com sinal oposto, resultando em um
offset menor.
Para uma melhora nesses resultados seria ideal o escalamento de faixa dinâmica,
que seria a faixa de amplitudes de sinal com a qual o circuito opera, ou seja, a região
de operação do filtro dado.
Os circuitos em primeira e segunda geração e os CSs são projetados por
métodos diferentes. Nos circuitos de primeira e segunda geração, os integradores
são formados por células unitárias acopladas de acordo com as equações de estado.
Já os circuitos CS e CS modulado, a simulação é feita de acordo com equações nodais
47
e o unitário é a corrente de entrada, bem como o tamanho dos espelhos.
Esse fato faz com que os transistores do circuitos de primeira e segunda
geração fiquem pequenos e os de CS, muito grandes, porque o circuito opera com
sinais maiores. Muitas das diferenças entre esses circuitos, notadas nesse trabalho,
provavelmente sejam resolvidas por esse método.
Para comprovar a eficiência de tal circuito, terı́amos a implementação desses
circuitos em um layout, para a fabricação dos mesmos em CI, a fim de fazer as
medições no chip e comparar com os resultados vistos nesse projeto.
Espera-se que essa técnica seja utilizada, no futuro, e que possa ser uma
alternativa a dos capacitores chaveados em áreas que exijam um consumo menor de
potência, velocidade maior e um espaço menor no CI.
48
Referências Bibliográficas
[1] DE QUEIROZ, A. C. M., “Switched-current circuits, synthesis and analysis techniques”, 2015, [Online; acessado em julho de 2015].
[2] Notas de aula do prof. Antônio Carlos Moreirão de Queiroz para o curso de Circuitos Elétricos II no Departamento de Engenharia Eletrônica e de Computação
- Escola Politécnica - POLI/UFRJ
[3] Notas de aula do prof. Carlos Fernando Teodósio Soares para o curso de
Eletrônica II no Departamento de Engenharia Eletrônica e de Computação Escola Politécnica - POLI/UFRJ
49