Universidade Federal Fluminense Departamento de Computação – PURO Fundamentos da Arquitetura de Computadores Lista de exercícios 1. Um computador possui uma memória principal com capacidade para 4 Gbytes. Cada célula desta memória tem capacidade para 4 bytes. Foi colocada neste computador uma memória cache de mapeamento associativo por conjunto com capacidade para 256 Kbytes, sendo cada linha composta por 8 quadros de 16 bytes. Supondo que a CPU faça um acesso ao endereço (0321 40AF)16, Calcule: a) O total de bits do endereço; b) O total de bits para o número da célula dentro do bloco; c) O total de bits para o número da linha; d) O total de bits para a Tag; e) O número da célula dentro do bloco (em hexadecimal); f) O número da linha (em hexadecimal); g) O valor da Tag (em hexadecimal). 2. Um computador possui uma memória principal com capacidade para 2 Gbits. Cada célula desta memória tem capacidade para 1 byte. Foi colocada neste computador uma memória cache puramente associativa com capacidade para 512 Kbytes. Cada linha desta cache tem capacidade para 16 células. Supondo que a CPU faça um acesso ao endereço (016E 7BF5)16, Calcule: a) O total de bits do endereço; b) O total de bits para o número da célula dentro do bloco; c) O total de bits para a Tag; d) O número da célula dentro do bloco (em hexadecimal); e) O valor da Tag (em hexadecimal). 3. Considere uma máquina com memória endereçada byte a byte, com tamanho de 64Kbytes e tamanho de bloco igual a 8 Bytes. Suponha que seja utilizada uma memória cache com mapeamento direto, composta de 32 linhas. a) Como o endereço de memória de 16 bits é dividido em rótulo, número de linha e número de byte? b)Em que linhas seriam armazenados os bytes com os seguintes endereços: 0001 0001 0001 1011 1100 0011 0011 0100 1101 0000 0001 1101 10100 1010 1010 c) Qual o total de bytes (com e sem os rótulos) que podem ser armazenados na memória cache?