Inversor CMOS

Electrónica Geral
Mestrado Integrado em Engenharia Biomédica
Mestrado em Bioengenharia e Nanossistemas
Ano Lectivo 2012/2013
Relatório do Trabalho de Laboratório nº 2
Inversor CMOS
elaborado a ....... /..................../ 2013
Grupo
Turma
1 2 3 4 5 6
2ª feira 15h
2ª feira 17h I
2ª feira 17h II
3ª feira 14h30

X
Apague os números que não correspondem ao seu grupo e coloque um X na sua Turma.
Número
69407
69569
69606
Nome
Ricardo Jorge Domingos Ferreira
Guilherme Blazquez Freches
João Pedro Belo Pereira
Rubrica
Coloque os elementos do grupo por ordem numérica crescente.
Recebido........./..................../ 2012 às …….h…….m
por ……………………………………………….. (rúbrica)
I-Introdução
O objetivo deste trabalho é estudar as características de um inversor CMOS
(complementary metal-oxide-semiconductor), componente básico de um circuito
CMOS, usado em aplicações analógicas e digitais como amplificador.
Deste modo, realizou-se em primeiro lugar um estudo analítico, com recurso às
ferramentas clássicas sobre análise de um transístor MOS nas diferentes zonas de
funcionamento (corte, tríodo e saturação).
De seguida, com o programa LTSPICE, efetuaram-se simulações em regime de
funcionamento DC, com o inversor excitado por um sinal forte (varrimento em DC, DC
sweep), em regime AC, com o inversor excitado por um sinal sinusoidal fraco no
domínio da frequência (AC sweep) e, por último, simulações em que foi analisada a
resposta do circuito inversor a uma onda quadrada (ou seja, a sinais fortes em regime de
comutação no domínio do tempo, trans). É de referir que obviamente não se esperava
que houvesse uma correspondência perfeita entre comportamento previsto e
experimental, pois além de se recorrerem a aproximações matemáticas no momento da
execução de cálculos, existem fenómenos como a dispersão de fabrico entre outros que
levam a que o circuito real difira claramente do teórico.
Após o estudo analítico e computorizado, foram feitas em laboratório medições
de modo a verificar experimentalmente o que havia sido feito no papel.
II-Análise teórica
Os transístores, conhecidos como MOSFET’s (Metal Oxide Semiconductor
Field-Effect Transistors) apresentam, tal como o nome sugere, uma constituição que se
baseia num semicondutor, ao qual se sobrepõe numa zona específica, um óxido e uma
placa metálica, na qual está situada um terminal: a porta (ou Gate), e em três outras
regiões também com placas metálicas, onde estão situados os restantes 3 terminais:
fonte (ou Source), dreno (ou Drain) e substrato (ou Body).
É de destacar que devido a este isolamento do terminal Gate face ao substrato, a
corrente iG é nula e que existem dois tipos de MOSFET’s, os NMOS e PMOS, sendo
que nesta introdução teórica se fará a caracterização apenas dos transístores do primeiro
tipo. Nestes, dois dos terminais (Source e Drain) situam-se sobre regiões de tipo n (ricas
em electrões) e o terminal Body assenta no substrato tipo p (caracterizado por lacunas) e
está muitas vezes ligado à Source, pelo que na prática apenas se consideram 3 terminais
(como no caso concreto dos transístores usados nesta actividade laboratorial).
O princípio de passagem de corrente assenta na criação de um canal n entre a
fonte e o dreno, pois até aí verificava-se a existência de 2 junções pn costas com costas
o que impedia a passagem da mesma. Este é criado devido ao efeito de campo e
verifica-se a partir do momento que a tensão vGS ultrapassa um determinado limiar: a
tensão Vt. Este transístor poderá então operar em 3 regiões distintas, que serão abaixo
explicadas e que apresentam, cada uma delas, equações características próprias.
É então apresentada uma figura esquemática da construção de transístor NMOS:
1
Figura 1 - Esquema de um transistor NMOS
As zonas de funcionamento do transístor NMOS estão na figura seguinte:
Figura 2 – Modos de funcionamento e equações correspondentes num Transístor NMOS
2
Como se observa na Figura 2, existem três zonas de funcionamento do
transístor:
Zona de Corte (Cut-off) – Não há condução de corrente e iD=0. As
condições para o transístor estar nesta zona são as explicitadas na Figura 2.
Zona de Saturação (Saturation) - Nesta zona, o transístor está activo pelo
que apenas a corrente iG é nula. É nesta zona que o transístor possibilita maior ganho em
módulo. O efeito de modelação do comprimento do canal na zona de saturação (λ),
nesta imagem é tido em conta como 0 (aproximação esta que leva a uma corrente de
dreno independente da tensão vDS mas que não se verifica experimentalmente tendo que
se incluir no cálculo da corrente iD um factor multiplicativo de (1+ λvDS)). As grandezas
k’n, W e L são características dos processos de fabrico e são, respectivamente, o
parâmetro de transcondutância do processo, a largura e comprimento do canal. As
condições para o transístor estar nesta zona são as explicitadas acima na Figura 2.
Zona de Tríodo – Aqui o transístor continua a conduzir, mas já não são
permitidos ganhos tão elevados. Na Figura 2, uma vez mais não é considerado o efeito
de modelação no cálculo da corrente iD pelo que se este existir, deve incluir-se um factor
multiplicativo de (1+ λvDS) nesse cálculo.
Para o transístor PMOS têm-se o seguinte quadro de relações:
Figura 3 – Modos de funcionamento e equações correspondentes num Transístor PMOS
3
Como se observa na Figura 3, as relações são diferentes das do transístor
NMOS sendo de realçar que agora temos k’p como parâmetro de transcondutância e que
novamente faltam nas correntes iD em tríodo e saturação, os factores multiplicativos (1+
λvDS) . Também é importante referir que nos PMOS, Vt é negativo.
Em nota final, como iS=iD+iG , através da aplicação da Lei de Kirchoff para as
correntes, tira-se facilmente que iD=iS . Além disso em tríodo, uma vez que vDS toma
valores mais pequenos que na zona de saturação, o factor de efeito de modelação do
comprimento de canal é ainda mais frequentemente (e correctamente) desprezado.
É de seguida apresentado um resumo dos cálculos necessários ao correcto
estudo do circuito CMOS.
Figura 4 – Circuito CMOS a analisar em que v in -> vI e v out ->vO
Para este circuito tem-se:
;
;
;
;
4
NMOS
Estes parâmetros intrínsecos ao transístor foram fornecidos pelo docente. Pela
análise do circuito vem:
Então, como
, concluiu-se que:
Corte
, ou seja,
Tríodo
e
,ou seja,
[
e
)
[
)
Saturação
e
,ou seja,
e
)
)
5
PMOS
Estes parâmetros intrínsecos ao transístor foram fornecidos pelo docente. Pela
análise do circuito:
Então, como
, concluiu-se que:
Corte
, ou seja,
Tríodo
,ou seja,
[
)
[
)
)
)
)
)
Saturação
,ou seja,
)
)
É de referir que como
e
o circuito não é simétrico e,
portanto a curva de característica também o não vai ser.
6
1 - Regiões de funcionamento/ característica de transferência
Fazendo uma análise da evolução de
para
[0,15] V conclui-se que
existem cinco regiões:
Região A - Para
,(pelas relações acima), o transístor PMOS está na
zona de tríodo, enquanto que o transístor NMOS está cortado;
[
)
)
)
(Há duas soluções para a equação mas apenas esta faz sentido fisicamente pois
assim o PMOS não estaria em tríodo – Ferramenta Solve do Mathematica)
Região B - Para
), o transístor
NMOS está na zona de saturação e o transístor PMOS na zona de tríodo.
[
)
Concretizando
;
Mathematica.)
)
para
;
(
recorrendo
)
)
;
;
à ferramenta
Solve
do
Solve
do
√
Tem-se também que se
Região C - Transístores NMOS e PMOS em saturação;
)
Concretizando
;
Mathematica).
para
)
;
;
(recorrendo
à
;
ferramenta
Logo a solução correcta é a solução positiva e portanto
corresponde:
Região D - Para
PMOS em saturação;
[
a que
temos o transístor NMOS em tríodo e o
)
)
7
Concretizando para os valores dados tem-se recorrendo à ferramenta Solve do
Mathematica.
√
Tem-se também que se
Região E - Para
, o transístor PMOS está na zona de
corte e o transístor NMOS continua na zona de tríodo.
[
)
(Há duas soluções para a equação mas apenas esta faz sentido fisicamente pois
com a outra, o transístor NMOS não estava em tríodo).
A característica de transferência
), toma então, no seu contexto geral, a
seguinte forma (obtida através da função Plot do Mathematica).
)
A =(1,8; 15) – Limite direito da Região A
B =(6,815; 8,88517) – Intersecção entre a
Região B e a Região C
C =(6,815; 5.015) – Intersecção entre a
Região C e a Região D
D =(13; 0) – Limite esquerdo da Região E
Figura 5 – Característica de transferência do circuito obtida por análise teórica.
8
)
Figura 6 – Curva característica do CMOS fornecida pelo catálogo do fabricante para um VDD de 15 V e
temperatura de 25ºC
Comparando as Figuras 5 e 6 podemos concluir que os nossos cálculos partem
de aproximações válidas visto que as formas dos gráficos são bastante semelhantes. Há
obviamente, ligeiras diferenças entre as duas figuras causadas por fenómenos de
dispersão de fabrico e pelas aproximações que utilizámos (nomeadamente λ = 0) e, além
disso as tensões
e
poderão ser diferentes da análise teórica.
2-Estimativa do Ganho
De forma a analisar a zona onde o inversor opera como amplificador, isto é, a
zona na característica de transferência se apresenta vertical, recorreu-se à análise
incremental do circuito com recurso ao modelo π-híbrido, válido para baixas
frequências.
Figura 7 – Modelos equivalentes π-híbrido para pequenos sinais, para um transístor NMOS (à
esquerda) e PMOS (à direita)
Sabendo que no modelo incremental, as fontes DC V DD e VSS são nulas,
podemos utilizar o circuito da Figura 8 para calcular o ganho teórico do inversor
CMOS. Considerou-se que
.
9
Figura 8 – Circuito inversor CMOS equivalente
Tanto pela análise do gráfico da Figura 5 como pela resolução da equação para a
região C de funcionamento do circuito se tira que
mas agora para se
descobrir
tem que se resolver a mesma equação para este valor de e com
)
)
)
)
)
)
)
))
Concretizando para os valores dados (com a Ferramenta solve do Mathemática)
tem-se:
Com este valor, já podemos calcular os restantes parâmetros:
|
|
|
) )
|
) )
|
|
)
|
)
|
)
)
10
Figura 9 - Curva do ganho(vO/vi) do CMOS fornecida fabricante para um VDD de 0 a 15 V
Analisando a curva da Figura 9, nota-se que o ganho indicado pelo fabricante
para um VDD de 15V é de aproximadamente 18,75 V/V ou seja 25,46 dB que é um valor
muito próximo àquele que obtivemos. A pequena diferença entre os valores deveu-se
possivelmente, ao facto do circuito incremental ser simplificado e terem sido efectuados
arredondamentos. De notar que uma das aproximações feitas foi considerar que o
melhor ponto para calcular o ganho corresponde ao valor em que tanto o NMOS como o
PMOS estão saturados, em que se usou λ=0.
Além disso, a curva presente no catálogo é uma curva experimental obtida por
medições num circuito real, sujeita a dispersão no fabrico dos componentes e a
variações de outras características como a temperatura.
11
3-Margens de Ruído
Num circuito digital, a margem de ruído é a faixa de valores para um sinal, em
que, sem haver confusão, este representa um “1” ou um “0”.
No caso deste circuito, o sinal de saída pode oscilar entre 0 e 15 V. Se
considerarmos que um “1” lógico é todo o sinal acima de 14V e que um “0” é todo o
sinal abaixo de 2V, então a margem de ruído do “1” é de 15-14=1V e a margem de
ruído do “0” é 2-0=2V.
Mas o que se considera como margem de ruído neste caso é o ponto onde a
derivada tem módulo maior que 1 ou seja, quando a taxa de variação é muito elevada.
Portanto foi necessário encontrar dois pontos da característica de transferência
que tenham derivada unitária ou seja:
Olhando para a Figura 5, facilmente se percebe que estes dois pontos estarão nas
Regiões B e D. Considera-se VOL=0V e VOH=15V;
Região B – PMOS em Tríodo e NMOS em Saturação
)
[
)
)
)
Derivando esta equação dos dois lados em ordem a vI e substituindo vI por VIL e
por -1 obtem-se uma equação de que resulta VIL=5.24085V Logo NML= VILVOL=5,24085V.
Região D – PMOS em Saturação e NMOS em Tríodo
[
)
)
Derivando esta equação dos dois lados em ordem a vI e substituindo vI por VIH e
por -1 vai se obter uma equação que nos vai dar VIH=8.02894V. Logo NMH= VOH VIH =6,97136V.
Figura 10 – Gráfico de uma função de transferência em que estão explicitas as localizações dos pontos
referidos anteriormente.(VIH,VOH,VIL)
12
III-Simulação
O passo seguinte foi efectuar a simulação com o objectivo de prever o
comportamento do circuito para várias situações. Esta simulação foi feita com recurso
ao Software de simulação LTSPICE em que foram usados transístores com as
características indicadas na Tabela I (Estes transístores tiveram que ser introduzidos na
biblioteca do LTSPICE).
PMOS
.MODEL P4007 PMOS (TOX=70N
KP=16u VTO=-2V GAMMA=1.0
CBD=0.2p CBS=0.2p MJ=0.75 L=5u
W=300u LAMBDA=20m)
NMOS
.MODEL N4007 NMOS (TOX=70N
KP=73u VTO=1.8V GAMMA=2.0
CBD=0.2p CBS=0.2p MJ=0.75 L=5u
W=100u LAMBDA=20m)
Tabela I – Especificações gerais dos modelos dos transístores do circuito integrado HEF 4007
Pergunta 1
Para se traçar a característica de transferência, simulou-se com o seguinte
circuito:
V1
15
P4007
Vo
M2
Vi
V2
M1
N4007
V
.dc V2 0 15
Figura 11 – Circuito Simulado no LTSpice para a alínea 3.1.
13
Correu-se a simulação com o comando de varrimento DC (DC Sweep) com a
fonte V2 a correr de 0V até VDD(15 V) e obteve-se a seguinte característica vO(vI):
V(v o)
16V
14V
12V
10V
8V
6V
4V
2V
0V
0V
2V
4V
6V
8V
10V
12V
14V
Figura 12 - Característica de Transferência obtida a partir da simulação marcada a verde
Este gráfico, quando comparado com as Figuras 5 e 6, mostra-se coerente com
os cálculos teóricos e experimentais (do fabricante).
Pergunta 2
Para esta questão efectuou-se o mesmo varrimento da alínea anterior ao mesmo
circuito e obtiveram-se os seguintes resultados:
22 22V
Abs (D(V(v o)))
V(v o)
Id(M1)
22mA
20 20V
20mA
18 18V
18mA
16 16V
16mA
14 14V
14mA
12 12V
12mA
10 10V
10mA
8
8V
8mA
6
6V
6mA
4
4V
4mA
2
2V
2mA
0
0V
0V
0mA
2V
4V
6V
8V
10V
12V
14V
Figura 13 – Gráfico da função de transferência vO(vI) (a azul), da corrente de dreno dos dois
transístores(a vermelho), e da derivada da função de transferência(a verde)
Esta Figura vem reforçar o facto de os dados da simulação serem coerentes com
os cálculos teóricos mas mesmo assim, fez-se zoom na zona de derivada máxima para se
descobrirem as coordenadas dos pontos-chave.
14
Abs (D(V(v o)))
21.6 14.8V
V(v o)
Id(M1)
21.3 14.6V
21.0
21.3mA
14.4V
21.0mA
14.2V
20.7
20.7mA
14.0V
20.4
20.4mA
13.8V
20.1mA
20.1
13.6V
19.8
19.8mA
13.4V
19.5
19.5mA
13.2V
19.2
19.2mA
13.0V
18.9 12.8V
18.6 12.6V
6.2V
18.9mA
6.3V
6.4V
6.5V
6.6V
6.7V
6.8V
6.9V
7.0V
7.1V
7.2V
7.3V
18.6mA
7.4V
Figura 14 – Zoom da Figura 13 na zona de ganho máximo
As coordenadas chave foram consideradas como o ponto a meio do patamar
(neste caso um vI de 6,81V com um ganho (derivada) de 20,76 V/V que corresponde a
26,34 dB), o que corrobora a nossa teoria acima de que os dados simulados estão
bastante correlacionados com os teóricos (relembrando que os valores teóricos eram
vI=6,815V e que o ganho era de 25,592 dB).
Correu-se também um ponto de funcionamento em repouso na zona de ganho
máximo (com vI=6,81V) e obteve-se o seguinte resultado:
--- Operating Point --V(vo):
V(vi):
V(n001):
Id(M2):
Ig(M2):
Ib(M2):
Is(M2):
Id(M1):
Ig(M1):
Ib(M1):
Is(M1):
I(V2):
I(V1):
7.60752
voltage
6.81
voltage
15
voltage
-0.0211109
device_current
0
device_current
7.40248e-012 device_current
0.0211109
device_current
0.0211109
device_current
0
device_current
-7.61752e-012 device_current
-0.0211109
device_current
0
device_current
-0.0211109 device_current
Estes resultados também estão coerentes com os valores obtidos nos cálculos
teóricos (relembrando que estes eram iguais a vO=7,503V e iD=18,36mA).
15
Pergunta 3
Nesta pergunta simulou-se o seguinte circuito:
V1
15
P4007
.ac dec 100 10000 100000000
Vo
M2
Vi
C1
V2
11p
M1
R1
1000000
C2
100p
N4007
SINE(6.81)
AC 1
Figura 15 – Circuito utilizado para o varrimento em AC
Neste circuito, em vez de se considerar a saída em aberto como nas alíneas
anteriores, ligaram-se dois condensadores (C1 e C2) e uma resistência (R1) à saída e à
massa. O condensador C1 e a resistência R1 têm como objectivo simular as
características do osciloscópio (vistas no laboratório) e o condensador C 2 tem como
objectivo simular o cabo de ligação visto que este também tem uma capacidade
intrínseca. Estes componentes vêm tentar aproximar a simulação dos resultados
experimentais.
A simulação foi corrida em modo AC Sweep com uma frequência de início de 10
kHz e com uma frequência final de 100 MHz. De notar que este varrimento é efectuado
em torno do ponto de funcionamento em repouso do ganho máximo e com uma
componente AC de 1V para facilitar o cálculo do ganho.
V(v o)
32dB
189°
28dB
180°
24dB
171°
20dB
162°
16dB
153°
12dB
144°
8dB
135°
4dB
126°
0dB
117°
-4dB
108°
-8dB
99°
-12dB
90°
-16dB
10KHz
100KHz
1MHz
10MHz
Figura 16 – Gráfico de vO (a verde) para o varrimento AC indicado
16
81°
100MHz
Podem tirar-se várias conclusões deste gráfico. A primeira prende-se com o
facto de o ganho para médias frequências ser aproximadamente igual ao ganho
calculado na alínea anterior (nesta alínea o ganho é cerca de 26,295dB). A segunda é
que pode identificar-se no gráfico um pólo situado na frequência 1,064 MHz (em que se
verifica um decréscimo de 3 dB em relação ao ganho máximo).
Pergunta 4
A fim de obter a curva de vO(t) para obtenção dos tempos de comutação de
subida(trO) e de descida (tfO), e dos tempos de atraso de propagação (tdHL e tdLH) do
inversor procedeu-se a uma análise em regime transitório (Transient), substituindo a
fonte V2 por uma fonte VPULSE que aplica uma onda trapezoidal de amplitude máxima
VDD (15V),com os parâmetros:
Vinicial(V)=0; Von(V)=15; Tdelay(s)=0; Trise(s)=1n; Tfall(s)=1n; Ton(s);0,5µ;
Tperiod(s)=1µ;
V1
15
P4007
Vo
M2
.tran 10u
Vi
C1
V2
11p
M1
PULSE(0 15 0 1n 1n 0.5u 1u)
R1
1000000
C2
100p
N4007
Figura17 – Circuito utilizado para a simulação em modo Transient
16V
V(v o)
V(v i)
14V
12V
10V
8V
6V
4V
2V
0V
-2V
0µs
1µs
Figura 18 – Gráfico de vO(a verde) e de vI(a azul) para a simulação indicada (Transient)
17
2µs
Começou-se por calcular os tempos de descida de vI e de subida de vO e de
atraso LOW to HIGH fazendo um zoom nesta região:
V(v o)
16V
V(v i)
14V
12V
10V
8V
6V
4V
2V
0V
-2V
420ns
440ns
460ns
480ns
500ns
520ns
540ns
560ns
580ns
600ns
620ns
Figura 19 – Zoom da figura 18 de maneira a se calcular os tempos de descida de vI (a azul) e de subida
de vO (a verde) e de atraso LOW to HIGH
Os tempos de subida e descida foram lidos com base 10%/90%, ou seja o tempo
que leva o sinal a chegar de 10% a 90% do seu valor máximo e vice-versa para o tempo
de descida.
Depois calcularam-se os tempos de subida de vI de e de descida de vO e de atraso
HIGH to LOW fazendo um zoom nesta zona:
V(v o)
16V
V(v i)
14V
12V
10V
8V
6V
4V
2V
0V
-2V
0.94µs
0.95µs
0.96µs
0.97µs
0.98µs
0.99µs
1.00µs
1.01µs
1.02µs
1.03µs
1.04µs
1.05µs
1.06µs
1.07µs
Figura 20 - Zoom da figura 18 de maneira a se calcular os tempos de subida de vI (a azul) e de descida
de vO (a verde) e de atraso HIGH to LOW
De notar que os tempos de atraso se calcularam pela relação 50%/50% ou seja, a
diferença entre o tempo em que o valor da entrada (em subida) está a 50% do valor
máximo e o do tempo em que o valor da saída (em descida) está a 50% do valor
máximo (isto para o tempo de atraso HIGH to LOW, sendo que para o tempo de atraso
LOW to HIGH a relação é a inversa).
Os valores medidos encontram-se na Tabela seguinte:
Tempo
Tempo
18
Corrigido(ns)
Erro(%)
medido (ns)
vI descida
vI subida
vO descida(tfO)
vO subida (trO)
LOW to HIGH
HIGH to LOW
Fabricante (ns)
0,8
0,8
14,8
24,11
9
5,8
38,08
38,08
24,76
24,76
30,464
30,464
105,8378
26,35421
175,11
326,96
Tabela II – Valores medidos a partir das Figuras 19 e 20 e respectivos erros quando comparados com
os tempos fornecidos pelo fabricante
É de referir que a capacidade real introduzida pelo osciloscópio e pelos cabos e
utilizada na simulação era de 111 pF, o que recorrendo às formulas fornecidas pelo
fabricante leva aos seguintes tempos:
Tempo de comutação de subida(trO) -
)
Tempo de comutação de descida (tfO) Tempo de atraso de propagação (tdHL=tdLH) -
)
)
É também de referir que a coluna da Tabela II que se intitula “Corrigido”
apenas se multiplica os tempos de subida e descida do fabricante por 0,8, pois este mede
os tempos de subida e descida 0%-100%, enquanto os tempos por nós medidos são de
10%-90%, e os erros dos tempos de descida e subida de vO são medidos a partir deste
valor. Além disso, os tempos referidos pelo fabricante são bastante diferentes uma vez
que os geradores de sinais têm dificuldade em criar um sinal com tempos de subida e
descida tão baixos como os usados na simulação.
19
IV - Trabalho experimental
Para o trabalho experimental usaram-se os seguintes aparelhos:
 Osciloscópio digital modelo DSO-X-2024 da Agilent
 Gerador de Funções Centrad GF 467F
Pergunta 1
Foi aplicado à entrada do circuito inversor um sinal sinusoidal de frequência
100Hz e amplitude
, ao qual foi somado um offset de
, (a variar
0 entre e 15V ). Com recurso ao osciloscópio em modo XY, traçou-se a sua característica
de transferência:
Figura 21 – Característica de transferência do circuito obtida em Laboratório
É de notar que nesta característica de transferência vI apenas vai até cerca de
13V. Tal deveu-se a uma limitação do gerador de sinais que era incapaz de gerar sinais
com uma amplitude superior a esta como se pode ver na Figura seguinte:
20
Figura 22 – Análise no tempo dos sinais que se visualizaram em modo XY na Figura anterior em que é
visível a limitação do gerador de sinais apontada
Pergunta 2
Aplicou-se um sinal de onda quadrada à entrada do circuito com frequência
1,0266MHz e dimensionado de tal forma que a alternância positiva assumisse o valor
13V (pois estávamos limitados pelo gerador de sinais) e a negativa o valor de 0V.
Procedeu-se então ao cálculo dos valores dos tempos de subida e descida dos
sinais de entrada e de saída (calculados para a variação de 10% a 90%, pelo
osciloscópio), bem como do tempo de atraso entre estes (tempo de atraso de propagação
do inversor). Tendo sido obtidos os seguintes resultados:
Figura 23 - Amplitudes dos sinais de entrada (a laranja) e saída (a verde)
21
Figura 24 – Cálculo dos tempos de subida e descida para a entrada(laranja) e para a saída(verde)
Figura 25 – Cálculo do tempo de atraso e período do sinal
Os tempos de subida e descida são os indicados na Figura, sendo o tempo de
atraso calculado da seguinte forma:
Tempo de atraso = (
sendo neste caso igual a 39 ns.
22
)
Pergunta 3
A fim de determinar experimentalmente os parâmetros e K e Vt , do transístor
NMOS (T ) e do PMOS (T ), e comparar com os valores determinados na simulação e
com as estimativas baseadas no catálogo do fornecedor, fizeram-se as seguintes
medições para os circuitos indicados na figura:
1
2
Figura 26 – Montagem experimental para se medirem os parâmetros intrínsecos aos transístores
Como tanto para T1 como para T2 vGD = 0, tendo em conta que não estão ao
corte, ambos os transístores estão na saturação. Assim:
)
Foram medidos dois valores de resistências para o lugar de R, para cada um dos
circuitos e determinados os valores reais de R i e a tensão vo com recurso a um
multímetro.
A expressão do sistema de equações é dada por:
Transístor NMOS (T )
1
|
|
)
Transístor PMOS (T )
2
| |
|
23
|)
De seguida apresenta-se uma tabela com os respectivos valores, onde os
resultados das equações foram calculados com recurso à ferramenta informática
Mathematica:
Grandezas
Transístor NMOS (T1)
2,2kΩ
99,1kΩ
R1
R2
vO1
vO2
VDD
k
Vt
Transístor PMOS (T2)
4.62 V
2.104 V
10.06 V
12.83 V
15.04 V
0.00101326 mA/
2.46222 V
0.000813387 mA/
-2.60896 V
Tabela III – Valores medidos e calculados na pergunta 3 da parte experimental
Como as equações são de segundo grau, obteve-se dois valores de K e de Vt .
Para o NMOS a segunda solução era kn=0.000520407 mA/ e VtN = 1.60317, que foi
descartada pelo facto de o NMOS ainda estar ao corte para esta tensão de acordo com a
característica de transferência da Figura 21.
Para o PMOS a segunda solução era kp=0.000412276 mA/ e VtP = 1.64962 V,
valor que também foi descartado por razões análogas ao caso anterior.
Foi também feita uma comparação destes resultados com os valores usados na
simulação e com as características baseadas no catálogo do fornecedor:
Grandeza
Experimental
Modelo Pspice
)
0.00101326
0.73
)
2.46222
2.0
)
0.000813387
0.48
)
-2.60896
-1.6
Catálogo do fornecedor
(
)
(
)
1.0
(
)
(
)
-2.5
Tabela IV – Comparação dos valores intrínsecos aos transístores para os três situações (catálogo,
simulação/contas e experimental)
24
Discussão e conclusão
Após a execução deste trabalho laboratorial, em que um circuito inversor CMOS
foi estudado analítica, computacional e experimentalmente, torna-se necessário e
adequada a comparação e discussão dos valores e resultados obtidos pelas diferentes
vias. Como seria de esperar, em diversas etapas deste trabalho experimental foram
evidentes as semelhanças entre os diferentes tipos de estudo sobre o circuito, nunca
deixando de ocorrer, pontualmente, disparidades que serão, evidentemente, explicadas.
A característica vO(vI), como apresentada na Figura 5, mostra que, para um vI de
6,815V se tem um máximo da derivada na característica de transferência, e que a função
de transferência apresenta então um ganho máximo neste ponto. No entanto, para a
realização deste cálculo, foi assumido um comprimento de canal n constante, para que a
corrente iD fosse independente de vDS. Este pressuposto, em teoria, faz com que a partir
do momento em que um dos transístores entra em saturação o ganho seja infinito, o que
na prática nunca acontece!
Fazendo uma analogia com a Figura 6 fornecida no catálogo, Figura 12 obtida
por simulação e a Figura 21, obtida em laboratório, observa-se uma grande semelhança
das características de transferência obtidas por qualquer via, seja ela analítica,
computacional ou experimental, devido as suas forma e monotonia idênticas, sendo
despistadas eventuais diferenças por erros inerentes à dispersão de fabrico do produto,
bem como a aproximações e possíveis erros que tenham existido na análise do circuito.
No que diz respeito à comparação entre os diferentes valores de ganho, foi
obtido no estudo analítico um ganho de -19,257 V/V, isto é, 25,592 dB. Na Figura 9,
apresentada no catálogo de fabricante, deduz-se um ganho de aproximadamente 18,75
V/V, ou seja, 25,46 dB. Através da Figura 14, fazendo uma observação detalhada da
característica de transferência obtida em simulação, obteve-se o valor de 20,76 V/V que
corresponde a 26,34 dB.
As ligeiras diferenças que se observam nos valores obtidos podem dever-se a
aproximações analíticas realizadas na utilização do modelo incremental π-híbrido, uma
vez que este não contempla alguns efeitos resistivos e capacitivos intrínsecos ao
inversor CMOS. Além disso, também no estudo computacional, os processos iterativos
e algébricos do LTSPICE podem levar a disparidades no valor do ganho. Além disso, é
importante referir que no LTSPICE, as medidas feitas com o cursor não são
exactamente correctas pois não se pode escolher um valor fixo: Por exemplo se eu
quiser medir vO para um vI de 10V posso não conseguir pois a escala salta de 9,99V
para 10,02V o que introduz erros nas medições.
É de salientar também os valores para as margens de ruido superiores e
inferiores obtidos teoricamente. Estes são importantes para avaliar a capacidade que
circuitos lógicos possuem para rejeitar ruido. Deste modo, obtiveram-se um VIL de
5.24085V e um VIH de 8.02894V. Com estes valores é possível calcular NML = VILVOL=5,24085V, bem como NMH = VOH -VIH =6,97136V, sendo que idealmente seria de
esperar NML = NMH = VDD/2, o que não se verifica devido ao facto das especificações
dos transístores não serem iguais, situação ideal impossível de acontecer.
Quanto à transcondutância, na Figura 27 retirada do catálogo do fabricante,
observa-se que para uma VDD de aproximadamente 15V, a uma temperatura ambiente
de 25º uma transcondutância de 7,5 mS. Os valores calculados são de 7,32 mS (para o
transístor NMOS) e de 5,94 mS (para o PMOS).
25
Figura 27 – Gráfico do catálogo da transcondutância como função de VDD
A disparidade no valor calculado deve-se ao facto de este ser uma aproximação a
partir de um desenvolvimento do polinómio de Taylor, no qual são desprezados termos
de ordens iguais ou superiores a dois, com factores infinitesimais não incluídos nos
cálculos.
T.Simulação
T.Experimental
Tensão de Entrada
t de
t de
subida
descida
0.8(ns)
0.8(ns)
27 (ns)
29(ns)
Tensão de Saída
t de
t de
subida
descida
14.8(ns) 24.11(ns)
48(ns)
40(ns)
Tempo de atraso
tdHL
tdLH
5.8(ns)
9(ns)
39(ns)
Tabela V – Comparação dos valores de tempo de subida, tempo de descida e atraso entre a simulação e
a parte experimental
Como é perceptível na tabela acima, os valores do tempo de entrada e subida
calculados na Simulação diferem bastante dos calculados experimentalmente.
Vários são os factores que poderão ter estado na origem de tão elevada diferença:
 A temperatura de simulação dos circuitos do LTSPICE é de 27ºC (e não de 25ºC
correspondentes à tabela fornecida pelo fabricante), que pode afectar as
condiçoes do circuito, embora esta não seja uma razão predominante;

O modelo utilizado pelo LTSPICE e pelo fabricante é diferente, ou seja, os
parâmetros utilizados quer nos cálculos teóricos quer na simulação não são
exactamente iguais, e como tal os resultados obtidos experimentalmente não são
ideais para a comparação;

Um aspecto relevante que poderá ter tido uma importante influência nos
resultados é a existência de componentes com capacidades internas diferentes
das consideradas que condicionam assim, a resposta do circuito, nomeadamente
os cabos coaxiais RG58.
Os tempos de subida e descida de vo têm uma dependência dos tempos de subida
e descida de vi , como na simulação foram considerados tempos muito reduzidos
e o gerador de sinais não permite gerar sinais que subam ou descam tão
bruscamente, o vo também é afectado.

Tendo em conta os gráficos relativos à característica de transferência do circuito,
estes valores parecem ser concordantes, apesar de pequenas diferenças poderem ser
detectadas aquando a comparação dos gráficos da simulação e experimentais.
26
A discrepância observada dos valores calculados na pergunta IV - 3 pode ser
explicada pela elevada dispersão de fabrico dos componentes electrónicos e do
comportamento dos mesmos ser diferente do idealizado.
Com este trabalho foi possível realizar uma extensa analise ao funcionamento de
transístores MOSFET, bem como circuitos CMOS como inversores e amplificadores.
O estudo analítico permitiu aplicar a matéria leccionada nas aulas de Eletrónica
Geral acerca de MOSFET’s, constituindo um auxiliar e complemento ao estudo feito
nas aulas e em casa sobre o tema.
A simulação, outra das grandes componentes desta actividade laboratorial,
permitiu aumentar os nossos conhecimentos acerca do Software LTSPICE, muito úteis
na confirmação de valores obtidos anteriormente por via analítica, uma vez que nos
devolve de uma forma rápida e clara valores complicados de obter pela via analítica.
Por último, através da componente experimental deste laboratório, é possível
comprovar os desvios e erros obtidos pelas aproximações da análise teórica, bem como
as diferenças entre os dados obtidos por uma simulação e num circuito real com
condicionantes como dispersões de fabrico, temperatura, componentes físicos da
montagem, etc.
Seria também do nosso agrado, observar ao vivo as implicações de um circuito
CMOS na conversão de sinais analógicos a digitais, como componente muito
importante do registo de sinais biológicos.
27
Bibliografia



SEDRA, Adel S. e SMITH, Kenneth C., Microelectronic Circuits; 6ª ed.;
Oxford; Oxford University Press; 2009; pp. 412; 455-458;
HEF4007 datasheet;
FREIRE, João Costa, 2º trabalho de laboratório, Transístores metal-óxidosemicondutor, 2º semestre 2012/2013
28