Conceitos Básicos Processador

Infra-Estrutura de
InfraHardware
Infra-estrutura de Hardware
Infra-estrutura
Conceitos Básicos
Processador
Prof. Edilberto Silva
www.edilms.eti.br
[email protected]
Sumário
•
•
•
•
•
•
Conceitos básicos
Organização da CPU
Execução das Instruções
RISC x CISC
Paralelismo - Instruções (Pipeline)
Paralelismo - Processador
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
Introdução
• O processador é responsável pela realização das
operações de processamento (os cálculos
matemáticos etc.) e de controle, durante a
execução de um programa.
Buscar Inst.
Interpretar Executar Operação
• Células sucessivas na MP
• Barramento
Infra-estrutura de Hardware
Infra-estrutura
Prof. Edilberto Silva – www.edilms.eti.br
Organização
• Caminho de Dados
• Registrador-memória
• Registrador-registrador
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
Infra-estrutura de Hardware
Infra-estrutura
Execução de Instruções (ciclo)
1) buscar uma instrução na
memória (operação de leitura)
IR
Início
Buscar a próxima
instrução
2) Atualiza PC
3) interpretar que operação a
instrução está explicitando
(soma, multiplicação, I/O)
Interpretar a instrução
(decodificar)
4) Determina o endereço da
palavra armazenada
Executar a instrução
5)
Busca e armazenamento
(registrador) da palavra
6) Execução e retorno para
próxima instrução
Término
Prof. Edilberto Silva – www.edilms.eti.br
Funções da UCP
Processamento
• Processamento (tarefas comuns)
– operações aritméticas (somar, subtrair, multiplicar, dividir);
– operações lógicas (and, or, xor, etc);
– movimentação de dados (memória - UCP, UCP - memória,
registrador - registrador etc);
– desvios (alteração de seqüência de execução de instruções);
– operações de entrada ou saída.
• Dispositivos
– Unidade Aritmética e Lógica (UAL);
– Acumulador (ACC);
– Registradores.
Prof. Edilberto Silva – www.edilms.eti.br
Controle
• Controle (tarefas comuns)
– atividades de busca
– interpretação e controle da execução das instruções
– controle da ação de componentes (memória,
entrada/saída).
• Dispositivos
–
–
–
–
–
–
unidade de controle (UC);
Decodificador;
Registrador de Instrução (RI)
Contador de Instrução (CI) ou PC “Program Counter”;
relógio ou "clock";
registradores de endereço de memória (REM) e de
dados da memória (RDM).
Prof. Edilberto Silva – www.edilms.eti.br
UCP - Esquema simplificado
Barramento
de dados
UCP
RDM
MP
Infra-estrutura de Hardware
Infra-estrutura
Infra-estrutura de Hardware
Infra-estrutura
Funções da UCP
ACC
UAL
Registradores
CI(PC)
REM
Barramento
de endereços
Dados/
Endereço
IR
Relógio
Controle
UC
Decodificador
de instruções
Barramento
de controle
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
Unidade Aritmética e Lógica
UAL
• Dispositivo da UCP que executa realmente as
operações matemáticas com os dados.
– soma, multiplicação, subtração e divisão;
– Op. lógica AND, OR e XOR;
– deslocamentos à direita e à esquerda;
– incremento e decremento;
– op complemento.
Infra-estrutura de Hardware
Infra-estrutura
Prof. Edilberto Silva – www.edilms.eti.br
Registradores
• Dado ou Resultado - armazenados em um
registrador (memória da UCP)
– Reutilização ou transferência para MP
Dado/Resultado UAL
• ACC - ligação da UAL com os outros
dispositivos da UCP
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
A influência do tamanho da
palavra
• Capacidade
de
processamento
(ciclo
de
instrução)
• Determina o tamanho dos elementos ligados à
área de processamento, entre estes, a UAL.
• Acarreta
diferenças
fundamentais
de
desempenho da UCP
Infra-estrutura de Hardware
Infra-estrutura
Prof. Edilberto Silva – www.edilms.eti.br
A influência do tamanho da
palavra - Exemplo
• Sejam os valores A = 3A25 e B = 172C
• Inteiros, sem sinal e com 16 bits de tamanho cada
Sistema 1 (Intel 8080/8085)
palavra 8 bits; MP 64K com
células de 8 bits cada uma
Sistema 2 (Intel 8086)
palavra de 16 bits; MP 1M células com
células de 8 bits cada uma
UCP
UCP
8 bits
16 bits
MP
25 + 2C (1º)
3A + 17 (2º)
UAL
8 bits
8 bits
ACC
3A
25
17
2C
MP
3A25 +
172C
(1º)
UAL
16 bits
ACC
3A
25
17
2C
16 bits
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
Funções de Controle
• Unidade de Controle (UC)
– É o dispositivo mais complexo da UCP.
– Movimentação de dados e instruções de/e para
a UCP
– Controla a ação da UAL.
• Relógio
– Gerador de pulsos (ciclo)
– Define freqüência (velocidade da UCP)
Infra-estrutura de Hardware
Infra-estrutura
Prof. Edilberto Silva – www.edilms.eti.br
Funções de Controle
• Registrador de Instrução – RI
– armazenar a instrução a ser executada pela
UCP
– emite o sinal de controle que acarretará a
realização de um ciclo de leitura
• Program Counter
– armazenar o endereço da próxima instrução
a ser executada.
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
Funções de Controle
• Decodificador de Instrução
– Identificar as operações a serem realizadas,
que estão correlacionadas à instrução em
execução
• RDM – Registrador de Dados da Memória
REM – Registrador de Endereço da Memória
– Comunicação e transferências de informações
entre a UCP e a MP
Infra-estrutura de Hardware
Infra-estrutura
Prof. Edilberto Silva – www.edilms.eti.br
CISC x RISC
• CISC - Complex Instruction Set Computer
– Compatibilidade com máquinas + antigas
– Incorporação da tecnologia RISC (núcleo)
• RISC - Reduced Complex Instruction Set
Computer
– Conjunto menor de instruções
– Execução otimizada de chamada de funções
– Menor quantidade de modos de endereçamento
– Alta produtividade de pipelining
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
Paralelismo no
Nível de Instrução
• Pipeline
– Consiste em dividir o ciclo de instrução em estágios
independentes que podem se superpor uns aos outros
no tempo.
Infra-estrutura de Hardware
Infra-estrutura
Prof. Edilberto Silva – www.edilms.eti.br
Paralelismo no
Nível de Instrução (Pipeline)
6
7
8
9
10
11
A
Tempo
T
a
r
e
f
a
s
s
e
q
30 40 20 30 40 20 30 40 20 30 40 20
B
C
D
4 pessoas
Lavar 30’
A
Secar 40’
B
C
Dobrar 20’
D
Lavanderia sequencial leva 6 horas para terminar
Se eles conhecessem computação, quanto tempo
levaria?
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
Lavanderia com Pipeline
6
7
8
9
Tempo
30 40 40 40 40 20
T
a
r
e
f
a
s
A
B
C
s
e
q
D
Pipelining não
melhora a latência de
uma única tarefa, mas
melhora o throughput
do trabalho todo
Taxa de inserção de
tarefas é limitada pela
tarefa mais lenta
Existem múltiplas
tarefas sendo
executadas em um
dado instante
• Lavanderia com pipelining leva 3.5 horas !!!
Infra-estrutura de Hardware
Infra-estrutura
Prof. Edilberto Silva – www.edilms.eti.br
Paralelismo no
Nível de Processador
Computadores Matriciais
– Processador Matricial - Vários processadores iguais
/ mesma sequência
– Processador Vetorial – Vários processadores e Uma
única UAL
• Multiprocessadores
• Multicomputadores
Prof. Edilberto Silva – www.edilms.eti.br
Infra-estrutura de Hardware
Infra-estrutura
FIM
Prof. Edilberto Silva – www.edilms.eti.br