snubber de undeland
Propaganda
UNIVERSIDADE DO ESTADO DE SANTA CATARINA DEPARTAMENTO DE ENGENHARIA ELÉTRICA DISCIPLINA DE PROJ. DE CONVERSORES ESTÁTICOS Angelo Fillipi de Paiva Súlivan Medeiros SNUBBER DE UNDELAND Joinville – SC 2012/2 2 UNIVERSIDADE DO ESTADO DE SANTA CATARINA DEPARTAMENTO DE ENGENHARIA ELÉTRICA DISCIPLINA DE PROJ. DE CONVERSORES ESTÁTICOS Angelo Fillipi de Paiva Súlivan Medeiros SNUBBER DE UNDELAND Trabalho referente à disciplina de Projeto de Conversores Estáticos sobre análise qualitativa de um Snubber de Undeland em um conversor meia ponte. Professor: Yales Rômulo de Novaes Joinville – SC 2012 3 SNUBBER DE UNDELAND O Snubber de Undeland é um circuito auxiliar passivo responsável pela redução de perdas geradas pela comutação nos interruptores. A figura 1 mostra um conversor meia ponte com o Snubber de Undeland. Neste trabalho serão apresentadas as etapas de operação do conversor proposto e resultados de simulações numéricas. V DS 1 Vg V DS 2 V LS VCs V1 VS1 VD1 I OUT V2 VS 2 VD2 Figura 1 - Conversor proposto Para demonstração das etapas de operação, o tempo morto entre as comutações foi desconsiderado. ETAPAS DE OPERAÇÃO 1ª Etapa: Durante o intervalo t0<t<t1 , o interruptor Q1 está conduzindo, a corrente Iout flui pelo indutor e a fonte de tensão V1 entrega energia à carga. Como a corrente no indutor é praticamente continua, a queda de tensão sobre ele é zero. A tensão no capacitor Cs também é zero. DS1 Vg DS2 LS V1 CS Q1 D1 Q2 D2 Iout V2 1 ª Etapa 4 2ª Etapa: Durante o intervalo t1<t<t2, o interruptor Q1 é bloqueado. Como o comando é complementar, Q2 é comandado a conduzir. Com o bloqueio de Q1, a tensão no indutor Ls aumenta instantaneamente, fazendo com que Ds2 conduza, começando a carregar o capacitor Cs. A segunda etapa termina quando o capacitor alcança a tensão V1+V2+Vg. A tensão na carga nesta etapa é –V2. A derivada de tensão no interruptor Q1 é controlada pelo carregamento do capacitor Cs, o que faz o interruptor bloquear em tensão nula (ZVS), diminuindo consideravelmente as perdas nessa comutação. Como o interruptor Q2 conduz com derivada de corrente controlada pelo indutor, a sua comutação ocorre por corrente nula. Nesta etapa a corrente no indutor Ls atingirá seu pico if1. DS1 Vg DS2 LS V1 CS Q1 D1 Q2 D2 Iout V2 2 ª Etapa 3ª Etapa: Durante o intervalo t2<t<t3, o capacitor Cs alcança a tensão V1+V2+Vg, o diodo Ds1 começa a conduzir fazendo que o capacitor pare de carregar e que a tensão –Vg fique grampeada em cima do indutor Ls, fazendo com que a corrente no mesmo decresça com uma derivada constante -Vg/Ls. Esta etapa se mantém até que a corrente no indutor Ls zere. DS1 Vg DS2 LS V1 CS Q1 D1 Q2 D2 Iout V2 3 ª Etapa 5 4ª Etapa: Durante o intervalo t3<t<t4 , a corrente no indutor zera, toda a corrente de carga Iout é drenada por V2. A tensão no capacitor é V1+V2+Vg e o circuito se mantêm desta maneira até a próxima etapa. DS1 Vg DS2 LS V1 CS Q1 D1 Q2 D2 Iout I V2 4 ª Etapa 5ª Etapa: Durante o intervalo t4<t<t5, o interruptor Q1 é mandado conduzir novamente. A corrente Iout começa a circular pelo indutor Ls, deixando assim de circular pelo capacitor D2. Esta etapa termina quando a corrente Iout começou a circular totalmente por Q1. DS1 Vg DS2 LS V1 CS Q1 D1 Q2 D2 Iout V2 5 ª Etapa 6 6ª Etapa: Durante o intervalo t5<t<t6, o indutor Ls assume a corrente de carga, o diodo D2 bloqueia, fazendo que o diodo Ds1 fique diretamente polarizado, descarregando a energia do capacitor Cs no indutor Ls, aumentando assim a corrente no mesmo. Esta etapa termina quando o capacitor descarrega completamente. Nesta etapa a corrente no indutor Ls atinge seu segundo pico if2. DS1 Vg DS2 LS V1 CS Q1 D1 Q2 D2 Iout V2 6 ª Etapa 7ª Etapa: Durante o intervalo t6<t<t7, o capacitor descarrega completamente, a tensão no indutor aumenta para tentar manter a derivada de corrente anterior. Isso faz com que o diodo Ds2 fique diretamente polarizado, fazendo com que a tensão no indutor fique grampeada em –Vg, fazendo com que o indutor descarregue com derivada constante –Vg/Ls. Quando a corrente nos diodos do snubber zeram, eles bloqueiam, fazendo com que a única corrente no indutor seja Iout, voltando assim para a primeira etapa de operação. DS1 Vg DS2 LS V1 CS Q1 D1 Q2 D2 Iout V2 7 ª Etapa 7 FORMAS DE ONDA DE TENSÃO E CORRENTE NOS PRINCIPAIS COMPONENTES Vg1 vLs V1+V2+Vg IOUT+If2 IOUT+If1 iLs IOUT -Vg vCs V1+V2+Vg iCs If1 -If2 vQ1 V1+V2+Vg V1+V2 IOUT+If2 iQ1 IOUT vQ2 V1+V2 If1 V1+V2+Vg iQ2 -IOUT IOUT+If1 iDs2 IOUT+If2 vDs2 -Vg -V1-V2-Vg IOUT+If1 iDs1 IOUT+If2 vDs1 -Vg -V1-V2-Vg t0 t1 t2 t3 t4 t5 t6 t7 8 SIMULAÇÃO NUMÉRICA Para a simulação utilizou-se de um circuito disponibilizado pelo professor. Realizou-se simulações do snubber aplicado ao conversor de duas formas. A primeira forma o circuito foi simulado sem tempo morto na comutação, enquanto a segunda foi realizado com tempo morto. Na figura 2 está demonstrado o circuito simulado. Figura 2 Circuito Simulado 1ª Simulação: Sem tempo morto Abaixo, na figura 3, estão demonstradas as principais formas de onda para um período de chaveamento. Na figura 4 está demonstrada a etapa de comutação para o bloqueio de Q1, enquanto que na figura 5 está demonstrada a etapa de comutação para a entrada de condução de Q1. 36.6A 0A 1.0KV iL vC 0V -1.0KV 1.0KV vQ1 0V -1.0KV 40A iQ1 0A -40A t4 t5 t6 t1 t2 Figura 3 Principais formas de onda t3 9 iQ1 vC iL 29.9 0 t1 t2 t3 Figura 4 Etapa de Bloqueio de Q1 29.5A iQ1 vC iL 0A -9.5A t4 t5 Figura 5 Entrada em Condução de Q1 t6 10 2ª Simulação: Sem tempo morto Foi também simulado o circuito considerando o tempo morto entre os comandos complementares Vg1 e Vg2. A principal diferença está no bloqueio de Q1. Quando o interruptor principal bloqueia e não há comando para que Q2 conduza, o capacitor Cs começa a ser carregado. Quando Q2 começa a conduzir, a corrente para carregamento de Cs será menor, uma vez que ele estará parcialmente carregado. 20V Vg1 Vg2 10V 0V -10V 13.3 iQ1 iLs iCs vQ1/80 10.0 5.0 0 -4.1 t1 t3 t2 Figura 6 Bloqueio de Q1 considerando tempo morto 11 ETAPAS DE OPERAÇÃO DS1 Vg DS 2 LS V1 D1 V1 Q2 V2 D2 1ª Etapa D1 DS1 V1 I out V2 D2 3ª Etapa D1 Q2 D2 DS 2 LS CS Q1 DS1 Vg DS 2 LS D1 V1 I out CS Q1 D1 Q2 D2 I out Q2 V2 D2 5ª Etapa 6ª Etapa DS1 Vg DS 2 LS CS Q1 D1 Q2 D2 I out V2 CS Q1 4ª Etapa DS1 Vg V1 DS 2 I Iout Q2 V2 D2 LS CS Q1 V1 Q2 Vg DS 2 LS V2 D1 2ª Etapa DS1 Vg V1 CS Q1 I out I out V2 DS 2 LS CS Q1 DS1 Vg 7ª Etapa
