Técnicas Digitais - Inf
Propaganda
INF01 118 Técnicas Digitais para Computação Portas Lógicas CMOS: Aspectos Temporais e Elétricos Aula 7 Técnicas Digitais Chaveamento Nível lógico ‘1’ Sinal Ideal Nível lógico ‘0’ Nível lógico ‘1’ Sinal Real Nível lógico ‘0’ V(t) 5V ‘1’ x 0V ‘0’ t Técnicas Digitais Níveis de Tensão V(t) 5V típico min. 0V máx. típico sinal de saída ‘1’ Voh Vih Vil Vol min. x máx. ‘0’ sinal de entrada t • Vil máx. - maior tensão de entrada aceitável como sendo nível lógico ‘0’ • Vih min. - menor tensão de entrada aceitável para nível lógico ‘1’ • Vol típico - tensão normalmente gerada na saída da porta lógica para nível lógico ‘0’ • Voh típico - tensão normalmente gerada na saída da porta lógica para nível lógico ‘1’ • Vol máx. - maior tensão encontrada na saída da porta lógica para nível lógico ‘0’ • Voh min. - menor tensão encontrada na saída da porta lógica para nível lógico ‘1’ Técnicas Digitais Margem de Ruído V(t) 5V ‘1’ Voh Vih 0V Vil x ‘0’ Vol t * O menor valor dessas diferenças é que define a Margem de Ruído !!! Técnicas Digitais Características Temporais (timing) C = dQ / dV G + S ++Q++ V -- Q -- dielétrico (isolante) D Técnicas Digitais Capacitância de ‘Gate’ E C S Técnicas Digitais r I r R S1 E C R S2 r S3 C R I 5V 0V Sinal de saída Sinal de entrada t Técnicas Digitais Tempos de subida e descida 5V 90% 90% Sinal de saída 10% 10% Sinal de entrada 0V tr tf • tr - Tempo de subida (rise time) • tf - Tempo de descida (fall time) t Técnicas Digitais Tempo de Propagação de um Sinal 5V - high Sinal de saída 50% 50% Sinal de entrada 0V - low t td-lh td-hl • td-lh - Tempo de atraso de propagação do sinal de saída quando este passa do nível lógico ‘0’ para o nível lógico ‘1’ (delay time _ low-high) • td-hl - Tempo de atraso de propagação do sinal de saída quando este passa do nível lógico ‘1’ para o nível lógico ‘0’ (delay time _ high-low) • td - Tempo de atraso de propagação MÉDIO do sinal de saída (delay time) td = (td-lh + td-hl ) / 2 Técnicas Digitais Consumo (Dissipação de Potência) • Corrente de Carga: Iout • Corrente de Curto-Circuito: Icc • consumo estático ≈ 0 • consumo dinâmico (transição) = Iout + Icc • consumo total = estático + dinâmico r R Iout ‘0’ Vout C R t Ivcc t ‘1’ ‘0’ r Icc * A variação de W e L afeta no tempo de transição dos sinais e no consumo da porta lógica. Técnicas Digitais Fanin e Fanout • Fanin (fin) - é o valor da capacitância de entrada normalizada em função de uma capacitância de referência. • Fanout (fout) - é a soma das capacitâncias de entrada normalizadas que uma porta lógica tem conectada a sua saída. Referência fanin = 2 fanin = 1 W L C fin 2W L 1 2C fanin = 4 4C 2W 2L fout = 4 2 1 Técnicas Digitais O fanout de uma porta lógica afeta diretamente as características de tempo de propagação do sinal de saída (atraso) e consumo de corrente (potência) fornecida pela Fonte de Tensão . Exemplo: td fout = 1 fout =2 INV 1ns 1.2ns AND2 2ns 2.5ns XOR3 1.5ns 1.7ns ... fout = 3 1.4ns 3ns 1.9ns ... Técnicas Digitais Estudo de caso INVERSORES em Anel O que é? N inversores em anel. Variação contínua 0--> 1 --> 0--> em cada nó se N é ímpar. Conhecido como “ oscilação” ou “corrida” se N é ímpar Latch bi-estável de N é par. Resultado de Simulação Elétrica com Simulador SPICE para N = 7. Técnicas Digitais Exercicio A B • Sabendo que os tempos de cada porta são: Tphl=10ns Tplh=15ns ---- NAND2 Tphl=6ns Tplh=17ns ---- NOT A B F F
