1º Experimento

Universidade Federal de Campina Grande
Centro de Engenharia Elétrica e Informática
Departamento de Engenharia Elétrica
____________________________________________________________________________________________________________________
Laboratório de Circuitos Lógicos
1o Experimento: Portas Lógicas
1. Objetivos
Ao término deste experimento, o aluno será capaz de:








Usar a Lógica e a Álgebra de Boole de 2 Valores para modelar Sistemas Digitais;
Descrever as Funções Lógicas Elementares e as Portas Lógicas correspondentes;
Utilizar Expressões Lógicas, Blocos Funcionais, Diagramas Lógicos, Tabelas da
Verdade, Tabelas de Funcionamento, Diagramas de Pinos e Diagramas Elétricos;
Implementar Funções Lógicas (gerais) a partir de funções lógicas elementares, usando a
Lei da Associatividade;
Descrever as principais características dos Circuitos Integrados Digitais da Família
Lógica TTL e das Subfamílias TTL;
Realizar a Montagem de um Circuito Lógico, a Verificação de seu Funcionamento, e a
Desmontagem desse circuito, tomando os cuidados necessários;
Realizar a Depuração Lógica de um circuito lógico que não funcione como esperado;
Elaborar um Relatório que descreva um experimento de Circuitos Lógicos.
2. Introdução
(Para maior informação, consultar a apostila da teoria:
Cap. 1 - Sistemas de Numeração: Introdução apenas;
Cap. 3 - Introdução à Eletrônica Digital: até a seção 3.2;
Cap. 4 - Introdução aos Circuitos Lógicos: até a seção 4.3;
Anexo A - Introdução ao Laboratório de Eletrônica Digital: pular seções A.7 até A.9).
A informação digital é, normalmente, representada simbolicamente por meio de códigos
numéricos binários. Nesses códigos, a unidade da informação é o bit (contração de binary digit),
que pode assumir o valor 1 ou o valor 0 . O processamento da informação codificada nessa forma é
realizado por sistemas digitais (binários) que podem ser descritos por funções binárias de variáveis
digitais binárias. Essas variáveis binárias correspondem a cada um dos bits da informação.
Os Sistemas Digitais podem ser modelados usando a Lógica. Uma variável lógica pode
assumir um valor-da-verdade que também corresponde a apenas dois valores: V (Verdadeiro) e F
(Falso). Algumas vezes esses valores são representados, respectivamente, pelos dígitos 1 e 0.
Uma variável lógica representa uma Declaração, ou seja, sentença declarativa (afirmativa ou
negativa) que pode ser logicamente classificada apenas como Verdadeira ou como Falsa. Como a
toda sentença afirmativa corresponde uma sentença negativa, a toda variável lógica corresponde
uma outra variável lógica, que é a sua negação. A função NEGAÇÃO é, portanto, uma função
lógica unária (de uma variável), sendo representada por meio do operador unário “barra” ( )
colocado acima da variável. Assim, para uma variável A, essa função é representada pela seguinte
Expressão Lógica: Z = f(A) = A , que corresponde à aplicação do operador barra à variável A.
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
2/12
As Proposições Lógicas são declarações compostas, formadas por uma ou mais declarações
componentes relacionadas por palavras conectivas que possuem uma interpretação lógica. O valorda-verdade desse composto pode ser deduzido do valor-da-verdade de cada componente e do
significado lógico dos conectivos utilizados. Cada composto corresponde, portanto, a uma função
lógica de uma ou mais variáveis.
Existem algumas funções binárias (de duas variáveis) que, juntamente com a negação,
formam um conjunto de funções lógicas elementares, e a partir das quais qualquer função lógica de
n variáveis pode ser obtida.
A primeira dessas funções é a função E (AND) que corresponde ao conectivo lógico & . Duas
declarações relacionadas por & formam uma declaração composta cujo valor-da-verdade é V se e
somente se o valor-da-verdade de todas as componentes for V . O AND é, portanto, uma função
lógica binária, sendo representada pelo operador binário  . Assim, para duas variáveis A e B, essa
função é representada pela expressão lógica: Z = f(A,B) = A  B , que corresponde à aplicação do
operador  às variáveis A e B.
A segunda dessas funções é a função OU (OR) que corresponde ao conectivo lógico ou . Duas
declarações relacionadas por ou formam uma declaração composta cujo valor-da-verdade é V se e
somente se o valor-da-verdade de pelo menos uma das componentes for V . O OR é, portanto, uma
função lógica binária, sendo representada pelo operador binário  , correspondendo à seguinte
expressão lógica: Z = f(A,B) = A  B .
É possível mostrar que as demais funções lógicas, de duas ou mais variáveis, podem ser
obtidas a partir apenas das três funções lógicas elementares: NEGAÇÃO, AND e OR.
O Cálculo Funcional da Verdade (CFV) é a ferramenta matemática usada para manipular as
expressões lógicas. O CFV, porém, não facilita o trabalho de obter, entre as muitas expressões
equivalentes que podem ser usadas para representar uma dada função lógica, a que seja considerada
a mais simples de acordo com algum critério de simplicidade.
Para suprir essa deficiência é utilizada outra ferramenta matemática para modelar os sistemas
lógicos. Essa modelagem é realizada com a Álgebra de Boole de 2 Valores, que permite uma
manipulação das expressões (booleanas ou lógicas) de uma forma algébrica.
A Lógica e a Álgebra de Boole de 2 Valores podem ser consideradas como sistemas
matemáticos equivalentes por meio da seguinte analogia:
Valor VERDADEIRO
Valor FALSO
Operação AND ()
Operação OR ()
Operação NEGAÇÃO ( )





valor 1
valor 0
operação Produto Booleano (.)
operação Soma Booleana (+)
operação Complemento ( )
A avaliação de uma função lógica consiste em indicar o valor-da-verdade da função para cada
possível combinação de valores-da-verdade das variáveis. Como essas variáveis são discretas,
podendo assumir apenas dois valores, o número de possíveis combinações é finito e igual a uma
potência de dois, ou seja, é igual a 2n , onde n é o número de variáveis. Assim, uma função lógica
também pode ser representada por uma tabela, denominada Tabela da Verdade, que possui uma
linha para cada combinação de valores das variáveis. Na fig. 1, são representadas as Tabelas da
Verdade das funções NEGAÇÃO, AND e OR. Observar que, segundo a lógica, essas tabelas são
preenchidas com os valores V e F. Porém, também é comum usar os valores simbólicos 1 e 0,
usando a analogia com a Álgebra de Boole de 2 Valores.
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
3/12
A
F
V
A
0
1
A
V
F
A
F
F
V
V
A
1
0
B
F
V
F
V
AB
F
F
F
V
a) NEGAÇÃO
A
0
0
1
1
B
0
1
0
1
A.B
0
0
0
1
A
F
F
V
V
AB
F
V
V
V
B
F
V
F
V
b) AND
A
0
0
1
1
B
0
1
0
1
A+B
0
1
1
1
c) OR
Fig. 1 – Tabela da Verdade para as funções NEGAÇÃO, AND e OR.
Aplicando a negação ao AND obtém-se a função NAND (NOT AND), que corresponde à
seguinte expressão lógica: Z = f(A,B) = A  B . Analogamente, aplicando a negação ao OR obtémse a função NOR (NOT OR), que corresponde à seguinte expressão lógica: Z = f(A,B) = A  B .
Na fig. 2, são dadas as Tabelas da Verdade para o NAND e o NOR.
A
F
F
V
V
B
F
V
F
V
AB
A
0
0
1
1
V
V
V
F
B
0
1
0
1
A.B
1
1
1
0
A
F
F
V
V
B
F
V
F
V
a) NAND
AB
A
0
0
1
1
V
F
F
F
B
0
1
0
1
AB
1
0
0
0
b) NOR
Fig. 2 – Tabela da Verdade para as funções NAND e NOR.
Além dessas funções, há duas outras que, sob certas condições, também podem ser
consideradas elementares. A primeira é a função OU-EXCLUSIVO (XOR) que corresponde à
interpretação do conectivo ou associado à exclusão mútua, ou seja, as duas condições não podem
ser simultaneamente verdadeiras. Duas declarações relacionadas por ou-exclusivo formam uma
declaração composta cujo valor-da-verdade é V se e somente se o valor-da-verdade de exatamente
uma das componentes for V . O XOR é, portanto, uma função lógica binária, sendo representada
pelo operador binário  , de acordo com a seguinte expressão lógica: Z = f(A,B) = A  B .
A outra função é obtida aplicando a negação ao XOR, obtendo-se a função XNOR (NOT
XOR). Essa função também é denominada de EQUIVALÊNCIA ou COINCIDÊNCIA, pois o
valor-da-verdade da função é V se e somente se os valores-da-verdade das componentes forem
iguais, ou seja, ambos V ou ambos F . O XNOR é uma função lógica binária que corresponde à
seguinte expressão lógica: Z = f(A,B) = A  B . A interpretação como Equivalência ou
Coincidência é representada pelos operadores binários  ou O, de acordo com as seguintes
expressões lógicas: Z = f(A,B) = A  B = A O B . Na fig. 3, são representadas as Tabelas da
Verdade das funções XOR e XNOR.
A
F
F
V
V
B
F
V
F
V
AB
F
V
V
F
A
0
0
1
1
B
0
1
0
1
AB
0
1
1
0
a) XOR
A
F
F
V
V
B
F
V
F
V
AOB
V
F
F
V
A
0
0
1
1
B
0
1
0
1
AOB
1
0
0
1
b) XNOR
Fig. 3 – Tabela da Verdade para as funções XOR e XNOR.
Uma função lógica também pode ser representada graficamente por um diagrama de blocos
denominado de Diagrama Lógico ou Circuito Lógico. O Diagrama Lógico pode consistir em um
único Bloco Funcional Lógico, que simbolize a relação entre as variáveis de entrada e a variável de
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
4/12
saída (valor da função), ou, quando a função lógica é descrita a partir de uma associação de funções
elementares, seu diagrama lógico pode mostrar como os blocos lógicos elementares devem ser
interligados de modo a produzir a resposta desejada.
As Funções Lógicas Elementares de uma variável (NEGAÇÃO e IDENTIDADE) são
representadas por blocos funcionais que possuem formatos distintivos, usados para identificar a
função particular. A fig. 4 mostra a representação gráfica dessas funções lógicas. A NEGAÇÃO,
também denominada de INVERSÃO, é representada pelo bloco lógico da fig. 4.a (observar a
presença da bolinha, usada para indicar a negação). A função IDENTIDADE é uma função lógica
unária trivial, correspondente à seguinte expressão lógica: Z = f(A) = A , sendo representada pelo
bloco lógico da fig. 4.b (observar a ausência da bolinha). Os dispositivos eletrônicos que
implementam as funções lógicas de NEGAÇÃO e IDENTIDADE são denominados,
respectivamente, de INVERSOR e BUFFER. A aplicação do buffer se dá quando, no circuito
lógico, houver necessidade de uma maior capacidade de acionamento elétrico.
a) Inversor (Negação)
b) Buffer (Identidade)
Fig. 4 – Funções Lógicas Unárias
As Funções Lógicas Elementares de duas variáveis (AND, OR, NAND, NOR, XOR e
XNOR) são representadas por blocos funcionais que possuem formatos distintivos, usados para
identificar a função particular. A fig. 5 mostra a representação gráfica dessas funções lógicas.
Fig. 5 - Funções Lógicas Binárias (Bloco Lógico e Expressão Lógica/Booleana):
(a) AND, (b) OR, (c) XOR, (d) NAND, (e) NOR e (f) XNOR.
As funções representadas na fig. 5 possuem apenas duas entradas. Entretanto, como as
funções AND e OR são associativas, o número de entradas pode ser facilmente aumentado. Para
tanto, basta usar a mesma interpretação lógica usada para as funções de duas variáveis: para o AND,
todas as entradas devem valer V, enquanto que, para o OR, pelo menos uma das entradas deve
valer V. As funções NAND e NOR não são associativas, mas, usando a definição como negação do
AND e do OR, respectivamente, também podem ter o número de entradas aumentado. Observar que
a Tabela da Verdade para essas funções possui um maior número de linhas. Por exemplo, para três
entradas são oito (23) linhas e para quatro entradas são dezesseis (24) linhas.
Qualquer função lógica de n variáveis pode ser implementada na forma de um dispositivo
eletrônico, no entanto, um número limitado de funções é fornecido pelos fabricantes. As demais
funções devem ser implementadas através da combinação das funções básicas, ou seja, funções
mais complexas são implementadas a partir das funções mais simples.
Os dispositivos eletrônicos que implementam a funções lógicas elementares são denominados
de Portas Lógicas. A utilização do nome “porta” advém do fato de o processamento da informação
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
5/12
realizado por um circuito lógico ser interpretado como um fluxo de dados que progride a partir das
entradas do sistema, passando pelos circuitos intermediários, até produzir uma resposta na saída. A
porta lógica é usada, então, para permitir ou não a passagem desse fluxo de dados.
As portas lógicas, assim como os inversores e os buffers, são representados graficamente
pelos mesmos blocos funcionais usados para as funções lógicas elementares, como indicado nas
figs. 4 e 5. As linhas de entrada e a linha de saída desses blocos correspondem aos terminais de
entrada e ao terminal de saída do dispositivo físico. Entretanto, é importante lembrar que os
dispositivos eletrônicos necessitam de serem alimentados a partir de uma fonte de tensão contínua
externa e, portanto, possuem dois outros terminais de entrada para essa alimentação — VCC e GND
(ground = Terra) — que, normalmente, não são mostrados no diagrama lógico.
Para construir um dispositivo eletrônico que implemente uma função lógica é necessário
representar as variáveis lógicas/binárias por meio de grandezas físicas elétricas como a tensão, a
corrente, a carga elétrica ou o sentido de magnetização de um material magnético. O mais comum é
usar a tensão elétrica presente no terminal de entrada ou de saída do dispositivo para representar
essas variáveis. Essa variável física também é discreta, podendo assumir dois valores: um nível alto,
representado por H (High), e um nível baixo, representado por L (Low).
A descrição do funcionamento de uma porta lógica é realizada por meio da Tabela de
Funcionamento, que é semelhante à Tabela da Verdade, sendo que os valores usados para as
entradas e as saídas são os níveis H e L. Por exemplo, a porta AND é um dispositivo que funciona
de acordo com a tabela de funcionamento dada na fig. 6.a. A interpretação que associa o nível H ao
valor 1 e o nível L ao valor 0 é denominada de Lógica Positiva, uma vez que preserva a hierarquia,
ou seja, H está acima de L, bem como 1 está acima de 0. Aplicando essa lógica, a porta descrita pela
tabela da fig. 6.a realmente é uma porta AND, como mostra a tabela da fig. 6.b. Na maioia das
aplicações, é a lógica positiva que é usada. Entretanto, se for usada a Lógica Negativa, que associa
o nível H ao valor 0 e o nível L ao valor 1, esse dispositivo corresponderá a uma porta OR, como
mostra a tabela da fig. 6.c.
A
L
L
H
H
B
L
H
L
H
Z
L
L
L
H
A
0
0
1
1
a) dispositivo
B
0
1
0
1
Z=A.B
0
0
0
1
b) AND
A
1
1
0
0
B
1
0
1
0
Z=A+B
1
1
1
0
c) OR
Fig. 6 – Porta Lógica: Lógica Positiva e Lógica Negativa.
As portas lógicas são, normalmente, encontradas com duas, três, e quatro entradas (há ainda
algumas portas com cinco, oito, doze e treze entradas), com exceção das portas XOR e XNOR que é
encontrada com apenas duas entradas (há portas XOR de oito e de nove entradas para aplicações em
geração/detecção de paridade par/ímpar). Quando for necessária uma função lógica e não for
disponível uma porta que a implemente diretamente, há duas soluções. É possível usar uma porta
com um número de entradas maior e ligar as entradas excedentes em um valor que não altere o
valor da função (Terra ou VCC, dependendo da função). Outra solução é usar a Lei da
Associatividade e interligar portas com um número de entradas menor, de modo a obter o número
desejado. Por exemplo, a função AND de três entradas, indicada na fig. 7.a, pode ser obtida a partir
de duas portas AND de duas entradas, como indicado na fig. 7.b, pois, pela associatividade, Z =
A.B.C = (A.B).C. Usando uma porta AND de quatro entradas, também obtém-se essa função,
bastando ligar uma das entradas em 1 ( +Vcc), como indicado na fig.7.c.
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
6/12
1
Fig. 7 – Função Lógica AND de três entradas.
As portas lógicas são circuitos eletrônicos a semicondutor implementados com dispositivos
tais como transistores e diodos. Várias portas lógicas de um mesmo tipo são implementadas em um
bloco monolítico de material semicondutor (chip). Em seguida, esse bloco é interligado a terminais,
denominados de pinos, e o conjunto é encapsulado com plástico ou cerâmica. Esse processo é
denominado de integração e o dispositivo produzido é um Circuito Integrado Digital. A quantidade
de portas lógicas em cada circuito integrado (CI) depende do número de variáveis da função e do
número de pinos do CI. A identificação do circuito é realizada por meio de um código escrito na
parte de cima do encapsulamento e a identificação da função de cada pino é dada por meio de um
Diagrama de Pinos (“pinagem”). Os fabricantes fornecem um Manual que deve sempre ser
consultado para obter informações sobre as características elétricas e sobre a pinagem de cada CI.
Os CI’s utilizados nos experimentos do Laboratório de Circuitos Lógicos são construídos com
tecnologia TTL (Lógica a Transistor-Transistor)1. A Família Lógica TTL possui duas séries de
circuitos e é identificada pelos dois primeiros dígitos do código do CI: 74XX significa que o
dispositivo tem especificações comerciais e uma faixa de temperatura de operação de 0º a 70º C,
enquanto que 54XX significa que as especificações são militares e que pode operar entre –55º e
125º C. Os CI’s dessas duas séries possuem, normalmente, o mesmo diagrama de pinos.
A família TTL possui diversas Subfamílias, cada uma com características próprias, tais como:
níveis de tensão, margem de ruído, correntes elétricas, fan-out, dissipação de energia, velocidade
(tempos de atraso), etc. A identificação da subfamília é feita por meio de letras que seguem os
dígitos 54 ou 74. Por exemplo:
Sem letras
LS
L
S
H
ALS
AS
F
TTL padrão
Schottky de Baixa Potência
Baixa Potência
Schottky
Alta Potência
Schottky de Baixa Potência Avançada
Schottky Avançada
Schottky Avançada Fairchild (FAST)
Após as letras de identificação da subfamília, normalmente estão presentes dois ou três dígitos
(eventualmente seguidos por uma letra A, B, etc.) que identificam a função lógica implementada.
Por fim, podem vir uma ou duas letras que identificam o tipo de encapsulamento. Observar que a
convenção de identificação dos CI’s varia com o fabricante (Texas  74LS00N).
Os circuitos integrados utilizados no laboratório são construídos com um encapsulamento no
formato DIL (Dual-in-Line), pois possui duas carreiras paralelas de pinos, sendo associada uma
numeração aos pinos, com o pino 1 sendo identificado por uma marca ou por uma ranhura na lateral
esquerda do CI, como mostrado na fig. 8.a. Os demais pinos da linha inferior são numerados da
esquerda para a direita, enquanto que os pinos da linha superior são numerados da direita para a
1
Texas Instruments – The TTL Data Book for Design Engineers, 1976.
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
7/12
esquerda (sentido anti-horário), como indicado no diagrama de pinos da fig. 8.b para um CI de 14
pinos.
Para os CI's que implementam portas lógicas, é comum desenhar as portas no diagrama de
pinos, mostrando claramente a disposição física das portas (lay-out). Quando as funções se tornam
mais complexas, os nomes das entradas e saídas fornecidos pelo fabricante são escritos dentro do
bloco que representa o CI, de tal modo que na parte externa possam ser usados os nomes utilizados
pela aplicação. Por exemplo, o circuito integrado 7400 implementa quatro portas NAND de duas
entradas e seu diagrama de pinos é dado, nesses dois formatos, na fig. 9.
Vcc
Vcc
A4 B4 Y4 A3 B3 Y3
___
Y = A.B
7400
GND
A1 B1 Y1 A2 B2 Y2 GND
Fig. 9 – Diagramas de pinos para o 7400.
A alimentação dos circuitos TTL deve ser realizada a partir de uma fonte de 5 VDC, com uma
tolerância de  5% para os da série 74. Deve ser observado que existe um número máximo de
entradas que uma saída TTL de uma dada subfamília pode excitar (acionar), sem haver degradação
dos níveis lógicos. Esse número máximo é denominado de fan-out (enfeixamento de saída) e é
necessário tomar cuidado, principalmente quando se mistura circuitos de diferentes subfamílias,
como demonstra o quadro comparativo indicado na fig. 10. Para que o fan-out não seja excedido, é
possível utilizar um ou mais buffers para aumentar a capacidade de excitação (acionamento) do
circuito.
Fan-out para a seguinte Carga 
TTL padrão
74
Schottky de Baixa Potência
74LS
Baixa Potência
74L
Schottky
74S
Alta Potência
74H
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
Própria subfamília
10
20
20
10
10
TTL padrão
10
5
2
12
12
8/12
Fig. 10 – Fan-out para as subfamílias TTL.
As condições de operação recomendas para a subfamília TTL padrão são resumidas na tabela
da fig. 11. Observar os valores correspondentes aos níveis H (2,0V) e L (0,8 V) na entrada do
circuito e a corrente máxima (16 mA) que pode ser drenada pela a saída do circuito quando esta
estiver no nível L.
Símbolo
VCC
Definição
Tensão de alimentação
Mínimo
4,75
Nominal
5
Máximo
5,25
Unidade
V
VIH
Tensão de entrada em nível alto
2
VIL
IOH
Tensão de entrada em nível baixo
0,8
V
Corrente de saída em nível alto
- 400
IOL
Corrente de saída em nível baixo
16
A
mA
TA
Temperatura de operação
70
ºC
V
0
Nota: a convenção é que correntes fluindo para fora são negativas
Fig. 11 – Condições de operação recomendas para a subfamília TTL padrão.
As características elétricas encontradas sob determinadas condições de teste estão resumidas
na fig.12. Observar os valores típicos para os níveis H (3,4V) e L (0,2V) na saída do circuito. Por
outro lado, os valores garantidos como mínimos pelo fabricante, H (2,4V) e L (0,4V), produzem
uma margem de ruído de 0,4V, para ambos os níveis. Observar ainda que, quando a entrada de um
circuito estiver ligada a uma saída TTL de nível L, a corrente que sai desse circuito e entra no
circuito excitador vale 1,6 mA. Como isso acontece para cada carga, o fan-out para a subfamília
TTL padrão pode ser calculado como sendo 16 mA/1,6 mA = 10.
Símbolo
VOH
Definição
Tensão de saída em nível alto
Condições
VCC = min
IOH = max
VIL = max
VOL
Tensão de saída em nível baixo
VCC = min
IOL = max
VIH = min
IIH
Corrente de entrada em nível alto
IIL
Corrente de entrada em nível baixo
Min
2,4
Típico
3,4
Max
Unid.
V
0,2
0,4
V
VCC = max
VI = 2,4 V
40
A
VCC = max
VIH = 0,4 V
- 1,6
mA
Nota: a convenção é que correntes fluindo para fora são negativas
Fig. 12 – Características elétricas para a subfamília TTL padrão.
Quando uma entrada TTL não está conectada a nenhum ponto elétrico conhecido, ela é dita
“estar flutuando” e, ao contrário do que poderia ser suposto, um nível alto é desenvolvido no
terminal correspondente. Ou seja, o valor associado a uma entrada TTL flutuando é nível alto
H.
A família TTL fornece, com relação ao tipo da saída, três tipos de implementação de portas
lógicas: saída normal, saída em coletor aberto e saída tri-estado.
As portas lógicas com saída normal, também denominada “poste-de-totem” (totem pole),
funcionam de forma normal, ou seja, podem ser consideradas como uma boa fonte de tensão (com
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
9/12
resistência interna bem pequena) para os dois possíveis estados de saída: nível H e nível L.
Observar que, com esse tipo de saída, é muito importante não curto-circuitar duas saídas, pois
pode ser formado um caminho de baixa resistência entre a fonte de alimentação e a Terra, o que
irá sobreaquecer os circuitos e danificá-los. A fig. 13.a mostra o diagrama lógico de uma porta
XNOR de duas entradas com saída normal e sua tabela de funcionamento.
Z
2
a) saída normal
b) saída em coletor aberto
c) saída tri-estado
Fig. 13 – Portas TTL com saída normal, em coletor aberto e tri-estado.
As portas com saída a coletor aberto (c/a) possuem o coletor do transistor de saída
“flutuando”, isto é, o coletor está diretamente ligado ao pino de saída do CI e, portanto, não está
alimentado. É necessário, então, para que o circuito funcione corretamente, a conexão dessa saída a
uma fonte de tensão contínua positiva através de um resistor “elevador” externo (pull up). Esse
resistor limita a corrente e controla o fan-out da porta. Em conseqüência do uso do resistor externo,
esse circuito não pode ser considerado como uma boa fonte de tensão, quando comparado com a
porta com saída normal, além de aumentar o tempo de atraso. Entretanto, a saída fica semelhante à
da Família Lógica DTL (Lógica a Diodo-Transistor), antecessora da TTL, e permite a interligação
de saídas de modo a obter funções lógicas virtuais, com aplicação na implementação de
barramentos de dados bidirecionais 2. A fig. 13.b mostra o diagrama lógico e a tabela de
funcionamento de uma porta OR com saída a coletor aberto.
As portas com saída tri-estado possuem uma entrada adicional denominada de entrada de
controle. Sua função é habilitar-desabilitar o funcionamento da porta: quando essa entrada está
ativada, a porta tem funcionamento normal (boa fonte de tensão); quando está desativada, a saída da
porta fica desconectada do circuito interno (circuito aberto). Esse terceiro estado da saída é
denominado de Estado de Alta Impedância (Z). Essa característica também permite a interligação
de saídas de modo a obter funções lógicas virtuais, com aplicação na implementação de
barramentos de dados bidirecionais2. O diagrama lógico e a tabela de funcionamento de uma porta
XOR de duas entradas está representado na fig. 13.c.
Uma função lógica qualquer pode ser representada por um único Bloco Funcional. Entretanto,
para realizar a montagem de um Circuito Lógico que implemente essa função, é necessário obter,
primeiramente, o Diagrama Lógico que corresponde a esse Bloco Funcional, determinando as
portas lógicas elementares que são utilizadas e o modo como são interligadas. Em seguida, devem
ser selecionados o CI ou CI’s que fornecem essas portas e construído o Diagrama Elétrico, que
deve corresponder integralmente ao Diagrama Lógico já obtido. Esse Diagrama Elétrico utiliza os
diagramas de pinos de cada CI e mostra como os pinos de entrada e de saída são interligados,
inclusive os pino de alimentação (VCC e Terra). Para poder verificar o funcionamento desse Circuito
Lógico, devem ser usadas chaves para produzir as entradas e indicadores luminosos (leds) para
visualizar as saídas. Os nomes das chaves e dos leds devem ser colocados entre colchetes — [nome]
— e incluídos no Diagrama Elétrico e na Verificação do Funcionamento, após o nome das
variáveis. Para informações adicionais, consultar o documento Como Realizar a Montagem e a
Verificação do Funcionamento.
2
Apostila de Teoria, Cap. 8, seção 8.3.4 Barramentos Bidirecionais.
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
10/12
3. Preparação do Relatório
Este guia deve ser usado em conjunto com o Relatório do 1o Experimento, que já está
parcialmente pronto e serve de modelo para os relatórios dos demais experimentos, e em conjunto
com os documentos Como Fazer a Preparação do Relatório e Como Realizar a Montagem e a
Verificação do Funcionamento.
Na seção Resumo da Teoria, já estão desenvolvidos os seguintes tópicos:






Justificativa para a analogia realizada entre Sistemas Digitais Binários, Sistemas Lógicos
e Sistemas Booleanos;
Descrição das Funções Lógicas Elementares e das Portas Lógicas;
Descrição de uma Função Lógica (geral) por um Bloco Funcional e por Diagramas
Lógicos e Diagramas Elétricos, a partir da combinação de funções lógicas elementares
(portas lógicas);
Descrição dos Circuitos Integrados da Família Lógica TTL;
Descrição da utilização de portas lógicas TTL com saída normal, saída a coletor aberto
e saída tri-estado;
Descrição das principais Características Elétricas das Subfamílias TTL Padrão, L e LS.
(Atenção: completar a tabela usando o Manual TTL1)
Antes da aula, deverão ser completadas as seções correspondentes às Montagens, ao Anexo e
às Questões.
Durante a aula, deverão ser completadas as seções relativas à Verificação do Funcionamento
de cada montagem e às Conclusões.
4. Montagens
1a Montagem: Porta NOR de duas entradas
Objetivo: Verificar o funcionamento de uma porta NOR implementada pelo CI 7402.
a) Para a Descrição do Funcionamento desse circuito, descrever a função realizada, dando
Expressão Lógica, Diagrama Lógico e Tabela da Verdade.
b) Preparar o Diagrama Elétrico.
c) Para a Verificação do Funcionamento do circuito, preparar uma Tabela da Verdade.
2a Montagem: Porta AND de três entradas
Objetivo: Verificar o funcionamento de uma função AND de três entradas, implementada a partir
de duas portas AND de duas entradas, usando o CI 7408.
a) Para a Descrição do Funcionamento desse circuito, descrever a função desejada e justificar como
ela pode ser obtida pelo desenvolvimento de sua Expressão Lógica. Dar o Diagrama Lógico
correspondente e mostrar a validade do desenvolvimento da expressão por meio de uma Tabela
da Verdade.
b) Preparar o Diagrama Elétrico.
c) Para a Verificação do Funcionamento do circuito, preparar uma Tabela da Verdade.
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
11/12
3a Montagem: Porta XOR/XNOR
Objetivo: Verificar o funcionamento de uma função XOR de três entradas, implementada a partir
de duas portas XOR de duas entradas, usando o CI 7486, considerando que esse circuito lógico,
indicado na fig. 14, possui três modos de funcionamento:
Modo1 – porta XOR de três entradas
Modo2 – porta XOR de duas entradas (fazer C = 0)
Modo3 – porta XNOR de duas entradas (fazer C = 1)
Fig. 14 – Porta XOR/XNOR
a) Para a Descrição do Funcionamento desse circuito, realizar as seguintes tarefas:
 Mostrar, usando a associatividade, que este circuito corresponde a uma função XOR de três
entradas (modo de operação 1), dando o Diagrama Lógico, desenvolvendo a Expressão
Lógica, construindo uma Tabela da Verdade (avaliação por coluna), e dando a interpretação
do ou-exclusivo generalizado;
 Listar as funções da porta XOR de saída, quando a entrada C for usada como uma entrada de
controle;
 Mostrar, usando a associatividade, as funções obtidas para cada um dos outros modos,
desenvolvendo a Expressão Lógica, construindo uma Tabela da Verdade (avaliação por
coluna), e dando a interpretação lógica da função.
b) Preparar o Diagrama Elétrico.
c) Para a Verificação do Funcionamento do circuito, preparar uma Tabela da Verdade para verificar
cada modo de operação.
5. Anexo: Mapa de Planejamento das Montagens
Elaborar o Mapa de Planejamento das Montagens (lay-out), usando um modelo simplificado
do módulo de treinamento (para os dois tipos de módulo) para mostrar como as chaves, os leds, as
placas de montagem e os CI’s serão usados (posição física relativa) para realizar todas as
montagens do experimento.
Observar e seguir a ordem das variáveis usada nas tabelas, e utilizar esse mapa para realizar
todas as montagens. Observar também que não é necessário desenhar as conexões, pois o
diagrama elétrico já cumpre essa finalidade.
Na fig. 15, é dado um modelo simplificado que serve para os dois tipos de módulos de
treinamento existentes: um possui dez leds (denominados [L9][L8][L7][L6][L5][L4][L3][L2][L1][L0]) e dez
chaves (denominadas [A][B][C][D][E][F][G][H][I][J]), enquanto que o outro possui apenas oito leds
(denominados [l1][l2][l3][l4][l5][l6][l7][l8]) e oito chaves (denominadas [S1][S2][S3][S4][S5][S6][S7][S8]).
Observar que a ordem dos nomes dos leds e das chaves corresponde à posição física desses
dispositivos no módulo. Como indicado na fig. 15, esse modelo pode ser usado para indicar que a
montagem de um circuito lógico que possua duas entradas A e B, e uma saída S, cujo
funcionamento pode ser verificado usando o primeiro led da esquerda e as duas primeiras chaves da
esquerda, independentemente do tipo de módulo de fato utilizado.
Na preparação, o nome dos leds e das chaves deve ser deixado em branco, como acontece no
Relatório do 1o Experimento, e os nomes das variáveis devem ser usados para reservar a posição
do led ou da chave selecionada. No laboratório, quando for determinado o tipo de módulo que irá
ser usado, é que esses campos deverão ser, então, preenchidos.
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2
12/12
Nas subseções Diagrama Elétrico e Verificação do Funcionamento, a referência a uma
variável deve ser feita citando duas informações: o nome da variável e, entre colchetes, o
correspondente nome da chave ou do led associado (observar que as chaves e os leds utilizados são
representados por seus nomes colocados entre colchetes; por exemplo: [A] = chave A, [S1] = chave
S1; [L9] = led L9, [l1] = led l1, etc). Portanto, para o exemplo da fig. 15, é possível ter as seguintes
duas representações:


Para um tipo de módulo, entradas A [A] e B [B], e saída S [L9];
Para o outro tipo de módulo, entradas A [S1] e B [S2], e saída S [l1].
Quando não houver chaves disponíveis, lembrar que uma chave pode ser simulada por meio
de um fio ligado, manualmente, ora a VCC, ora ao Terra. Como mostrado na fig. 15, esse dispositivo
virtual é indicado por [H/L], onde H significa nível alto e L, nível baixo.
VARIÁVEIS DE SAÍDA & LEDS
S
L9/l1
L8/l2
L7/l3
L6/l4
L5/l5
L4/l6
L3/l7
L2/l8
L1
L0
I
J
POSIÇÃO RELATIVA DOS CI’S
A/S1
B/S2
A
B
C/S3
D/S4
E/S5
F/S6
G/S7
H/S8
H/L
VARIÁVEIS DE ENTRADA & CHAVES
Fig. 15 – Mapa de Planejamento das Montagens.
6. Questões
a) Comentar a diferença entre diagrama lógico, diagrama de pinos e diagrama elétrico.
b) Descrever a função obtida se, no circuito da fig. 7.b, forem usadas duas portas NAND no lugar das
portas AND.
c) Como é possível obter uma função NAND de três entradas a partir de portas NAND de duas entradas.
d) A NEGAÇÃO é uma função lógica unária que é implementada por um dispositivo denominado de
INVERSOR, cujo bloco funcional é dado na fig. 4.a. Descrever o circuito integrado usado no laboratório
para implementar essa função (dar a tabela de funcionamento).
e) Uma outra função lógica unária é a IDENTIDADE, que é implementada por meio de um dispositivo
denominado de BUFFER, cujo bloco funcional é dado na fig. 4.b. Descrever um circuito integrado que
possa ser usado para implementar essa função (dar a tabela de funcionamento).
UFCG/DEE — Laboratório de Circuitos Lógicos – 06.2