Aula 06 - Laboratório de Engenharia Elétrica

Microeletrônica
Germano Maioli Penello
http://www.lee.eng.uerj.br/~germano/
Sala 5145 (sala 17 do laboratorio de engenharia elétrica)
Aula 06
1
Relembrando - diodo
Ao construir um poço-n, criamos uma junção pn (um diodo) entre o poço-n e o
substrato.
Analisamos na aula 05 que junções pn têm uma capacitância parasítica de
depleção.
Uma região de cargas fixas positivas e cargas fixas negativas pode ser analisada
como placas de um capacitor! Essa capacitância parasítica é chamada de
capacitância de depleção ou de junção.
2
Capacitância parasítica
A capacitância de depleção pode ser modelado pela equação
Cj0 – capacitância sem tensão aplicada na junção
VD – Tensão no diodo
m – coeficiende de gradação (grading coefficient)
Vbi – potencial intrínseco
Essa capacitância de depleção é importante apenas quando a junção está
polarizada reversamente. Quando polarizada diretamente, uma outra
capacitância parasítica prevalece (Capacitância de difusão).
3
Capacitância parasítica
Capacitância de difusão
Na polarização direta, elétrons do lado n são atraídos para o lado p (buracos do
lado p são atraídos para o lado n)
Após passarem a junção, os portadores difundem em direção aos contatos
metálicos. Se o portador recombina antes de chegar no contato, este diodo é
chamado de diodo de base longa. Se ele chega ao contato, esse diodo é
chamado de base curta.
4
Capacitância parasítica
Capacitância de difusão
O tempo de vida do elétron (tT) é o tempo que leva para o elétron difundir da
junção até ele se recombinar. Este tempo é da ordem de 10ms no silício.
A capacitância de difusão é formada pelos portadores minoritários que
difundem nos lados da junção. Como discutido, ela claramente depende do
tempo de vida dos portadores.
5
Capacitância parasítica
Capacitância de difusão
A capacitância de difusão pode ser caracterizada como:
Modelo útil para análise de sinais pequenos AC. Em aplicações digitais
estamos mais interessados em chaveamento de sinais altos. Em geral, em
processos CMOS não desejamos ter diodos polarizados diretamente. Diodos
polarizados diretamente são considerados problemas!
6
Atraso RC por um poço-n
Vimos até agora que o poço-n pode ser usado como um diodo em conjunto com o
substrato e como um resistor. Como toda junção pn tem uma capacitância
parasítica, ao analisar o resistor, temos que incluir essa capacitância nos cálculos.
7
Atraso RC por um poço-n
Este é a forma básica de uma linha de transmissão RC!
Ao aplicar um pulso de tensão na entrada, após um determinado tempo (tempo de
atraso) o pulso aparecerá na saída.
8
Atraso RC por um poço-n
Tempo de atraso do circuito
Tempo de subida
IMPORTANTE EM CIRCUITOS DIGITAIS
99
Atraso RC por um poço-n
Passa alta ou passa baixa?
Olhe o gráfico
Tempo de atraso do circuito
Tempo de subida
IMPORTANTE EM CIRCUITOS DIGITAIS
10
10
Atraso RC por um poço-n
Analisamos um simples circuito RC. O modelo de resistência inclui diversos circuitos
RC acoplados. Como analisar?
11
11
Atraso RC por um poço-n
Analisamos um simples circuito RC. O modelo de resistência inclui diversos circuitos
RC acoplados. Como analisar?
Atraso até o ponto A (tempo de carga do capacitor)
12
12
Atraso RC por um poço-n
Analisamos um simples circuito RC. O modelo de resistência inclui diversos circuitos
RC acoplados. Como analisar?
Atraso até o ponto B (tempo de
carga do capacitor até o ponto A +
até o ponto B)
13
13
Atraso RC por um poço-n
Analisamos um simples circuito RC. O modelo de resistência inclui diversos circuitos
RC acoplados. Como analisar?
Atraso até o ponto C (tempo de carga do capacitor até o ponto A +
até o ponto B + até o ponto C)
14
14
Atraso RC por um poço-n
Analisamos um simples circuito RC. O modelo de resistência inclui diversos circuitos
RC acoplados. Como analisar?
Para um número l de segmentos:
15
15
Atraso RC por um poço-n
Analisamos um simples circuito RC. O modelo de resistência inclui diversos circuitos
RC acoplados. Como analisar?
Para um número l de segmentos:
Soma de l termos com incremento 1 (Gauss fez isso quando era criança! )
Se l >> 1
16
16
Exemplo
Simulado no spice
17
Tempo de subida
Uma análise similar pode ser feita para determinar o tempo de subida em uma
linha de transmissão RC
69 ns
Com os dados do exemplo anterior,
obtemos 69 ns para o tempo de
subida
18
Processos de poços gêmeos
(Twin well)
Recapitulando:
NMOS é feito diretamente no substrato
PMOS é feito no poço-n
PMOS é feito diretamente no substrato
NMOS é feito no poço-p
Ao implantar o poço-n, o substrato tem que ser contra-dopado. Dopamos um
material inicialmente tipo p de tal maneira que ele passa a se tornar tipo n.
Isto faz com que a qualidade cristalina não seja tão boa (redução de
mobilidade) quanto dopar um semicondutor inicialmente intrínseco.
Em resumo:
PMOS no processo de poço n não é tão bom quanto o PMOS no processo de poço p
19
Processos de poços gêmeos
(Twin well)
O processo de poços gêmeos serve
para minimizar esses defeitos. Usa-se
um substrato ligeiramente dopado em
vez de um substrato intrínseco por ser
difícil controlar a dopagem em níveis
muito baixos. A contra-dopagem em
um substrato ligeiramente dopado se
torna insignificante.
20
Processos de poços gêmeos
(Twin well)
No processo de poços gêmeos da
figura, o poço p está conectado
eletricamente no substrato. Caso seja
necessário ter o substrato e o poço p
em potenciais diferentes, usa-se o
processo de poços-triplos.
21
Exercício para a próxima semana
Habilite o Electric para simular componentes analógicos marcando o
checkbutton “Analog” em “File”  ”Preferences”  ”Technology” 
”Technology”.
Construa em uma célula esquemática um divisor de tensão com dois
resistores de 10KOhms.
Compare os circuitos de leiaute vs. esquemático (LVS ou NCC) nas células.
Simule com o LTSpice o divisor de tensão variando a tensão de 0 a 5V.
Apresente o resultado em gráficos de Vin e Vout. Onde Vin é a tensão da
fonte e Vout é medida entre os dois resistores.
http://cmosedu.com/videos/electric/tutorial1/electric_tutorial_1.htm
http://cmosedu.com/cmos1/ltspice/ltspice_electric.htm - ajustando o Electric com o LTspice
22