eletrônica digital 1 - IFSC Campus Joinville

________________________________
CEFET-SC
Gerência Educacional de Eletrônica
ELETRÔNICA DIGITAL 1
CIRCUITOS COMBINACIONAIS
Prof. Wilson B. Zapelini
FLORIANÓPOLIS
AGOSTO/2001
1
2.
3.
4.
5.
6.
7.
PROGRAMA
Sistemas de numeração: decimal, binário, octal, hexadecimal
1.1 Conversões de sistemas
1.2 Operações aritméticas no sistema binário
Funções lógicas e portas lógicas
2.1 Lógica: conceito, histórico e aplicações
2.2 Função E
2.3 Função OU
2.4 Função NOT (Inversora)
2.5 Função NÃO-E
2.6 Função NÃO-OU
2.7 Equivalência de portas lógicas
2.8 Função Ou-Exclusivo
2.9 Função Coincidência
2.10 Interligação de blocos Ou-Exclusivo e Coincidência
Famílias de circuitos lógicos: TTL e CMOS
3.1 Conceitos e parâmetros
3.2 Interfaceamento
3.3 Leitura e interpretação de folhas de dados de circuitos integrados
digitais
Circuitos combinacionais
4.1 Fluxograma para desenvolvimento de projetos
4.2 Resolução de projetos lógicos
4.3 Resolução de projetos usando o Diagrama de Veitch-Karnaugh
Códigos, codificadores e decodificadores
5.1 Códigos
5.2 Codificador decimal/binário
5.3 Decodificador para display de 7 segmentos (anodo comum e catodo
comum)
Circuitos aritméticos
6.1 Meio somador
6.2 Somador completo
6.3 Meio subtrator
6.4 Subtrator completo
6.5 Somador/subtrator binário
6.6 Somador/subtrator usando complemento de 2
Circuitos multiplex e demultiplex
7.1 Multiplexadores
7.2 Demultiplexadores
7.3 Mux e Demux ut ilizados na transmissão de dados
Referências Bibliográficas
Experiências
CARGA HORÁRIA: 60 horas
1
Página
03
04
05
06
06
07
08
08
09
09
11
12
13
13
14
14
16
16
16
16
17
18
22
22
22
23
26
26
26
27
28
29
29
30
30
34
37
38
39
METODOLOGIA
Aulas teóricas: expositivas/dialogadas com recursos de quadro, marcador, apostila e livro
referência, abordando conteúdos teóricos e resolução de problemas/projetos
Aulas práticas: experimentos com circuitos integrados usando equipamentos didáticos de
montagem
BIBLIOGRAFIA RECOMENDADA
IDOETA, Ivan V. e CAPUANO, Francisco G. Elementos de Eletrônica Digital. São Paulo:
Editora Érica, 1998.
INSTRUMENTOS DE AVALIAÇÃO
? Testes escritos com consulta bibliográfica;
? Testes práticos;
? Ficha de observação experimental;
? Trabalho de pesquisa bibliográfica;
? Projeto interdisciplinar.
2
1 SISTEMAS DE NUMERAÇÃO
DECIMAL
(base 10)
BINÁRIO
(base 2)
OCTAL
(base 8)
HEXADECIMAL
(base 16)
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
0
1
10
11
100
101
110
111
1000
1001
1010
1011
1100
1101
1110
1111
10000
10001
10010
10011
10100
10101
10110
10111
11000
11001
11010
11011
11100
11101
11110
11111
100000
100001
100010
100011
100100
100101
100110
100111
101000
101001
101010
101011
101100
101101
101110
101111
110000
110001
110010
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
20
21
22
23
24
25
26
27
30
31
32
33
34
35
36
37
40
41
42
43
44
45
46
47
50
51
52
53
54
55
56
57
60
61
62
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
3
1.1 CONVERSÃO DE SISTEMAS
Conversão do sistema binário para sistema decimal
Composição de no decimal inteiro ? 594(10) = 5x102 + 9x101 + 4x100 = 500 + 90 + 4 = 594(10)
Composição de no decimal fracionário? 10,5 (10) = 1x101 + 0x100 + 5x10-1 = 10 + 0 + 0,5 = 10,5(10)
Composição de no binário inteiro ? 1010(2) = 1x2 3 + 0x2 2 + 1x2 1 + 0x2 0 = 8 + 0 + 2 + 0 = 10(10)
Composição de no binário fracionário ? 101,101(2) = 1x2 2 + 0x2 1 + 1x2 0 + 1x2 -1 + 0x2 -2 + 1x2 -3 =
= 4 + 0 + 1 + 1/2 + 0 + 1/8 = 5,625(10)
Exercícios: Converter os seguintes números binários para decimais:
a) 11111(2) =
b) 1001100(2) =
c) 1011,11(2) =
d) 1100,0011(2) =
Conversão do sistema decimal para sistema binário
47(10) ?_2__
1
23 ?_2__
1 11 ?_2__
1 5 ?_2__
1 2 ?_2__
0 1
Obtenção do no binário ? 101111(2)
8,375(10) ? 8 ?_2__
0 4 ?_2__
0 2 ?_2__
0 1
Obtenção da parte inteira ? 1000(2)
0,375
x 2_
0,750
x 2_
1,500 ? 0,500
x 2_
1,000
Obtenção da parte fracionária ? 0,011(2)
Composição da parte inteira + fracionária ? 1000 + 0,011 = 1000,011(2)
Exercícios: Converter os seguintes números decimais para binários:
a) 215(10) ?_____
c) 9,92(10) ? 9?_____
0,92
x 2_
b) 102(10) ?_____
d) 7,47(10) ? 7?_____
0,47
__x 2_
4
1.2 OPERAÇÕES ARITMÉTICAS NO SISTEMA BINÁRIO
Adição
0+0=0
0+1=1
1+0=1
1 + 1 = 0 e “vai-1”
Exemplos:
110
+111
Subtração
0–0=0
1–1=0
1–0=1
0 – 1 = 1 e “empresta-1”
Exemplos:
1110
-1001
Multiplicação
0x0=0
0x1=0
1x0=0
1x1=1
Exemplos:
11010
x 11
Divisão
0? 1=0
1? 1=1
Exemplos:
10100 ?100_
11001
+1011
111
+111
+111
1000
-111
11000
- 111
11011
x 101
1011101
x 1001
110110 ?110_
101010 ?11_
5
2 FUNÇÕES LÓGICAS E PORTAS LÓGICAS
2.1 Lógica: conceito, histórico e aplicações
A lógica aristotélica
A lógica formal ocupa um lugar de destaque no pensamento contemporâneo que, por sua
importância filosófica, tendeu sempre a assumir o caráter de disciplina exata, terminando por se
fundir intimamente com a matemática. Desenvolveu-se de modo extraordinário nos últimos
decênios, abrangendo enorme quantidade de temas, evoluindo a partir da lógica aristotélica,
passando pela lógica binária (booleana) e culminando com seu uso científico e tecnológico nos
atuais equipamentos informatizados.
A relação entre a lógica e a realidade sempre foi uma das mais importantes questões da
filosofia e da teoria das ciências. Nascida na Grécia clássica, a lógica formal sempre tendeu a
assumir o caráter de disciplina exata. A palavra lógica nos é familiar, pois, freqüentemente, falamos
em comportamento lógico, explicação lógica, espírito lógico. Lógica, no sentido epistemológico,
vem do latim lógica, ciência das leis do raciocínio. É empregada, fundamentalmente, na mesma
acepção de “razoável”.
O estudo da lógica é o estudo dos métodos e princípios usados para distinguir o raciocínio
correto do incorreto. Naturalmente, não se pretende afirmar que só é possível argumentar
corretamente com alguém que tenha estudado lógica. No entanto, uma pessoa com conhecimentos
de lógica tem mais probabilidades de raciocinar corretamente do que aquela que não se aprofundou
nos princípios gerais implicados nessa atividade.
Aristóteles foi o primeiro sistematizador da lógica, procurando caracterizar um instrumento
(órganon), servindo-se da razão, na busca da verdade. À lógica cabe, por conseguinte, a descoberta
de leis gerais de encadeamento de conceitos para formar juízos e de encadeamento de juízos, para
formar raciocínios.
Para Aristóteles, os constituintes básicos dos enunciados são os termos, que costumam ser
distribuídos em dois grupos: os singulares e os gerais. Os enunciados, construídos a partir dos
termos, assumem a forma "sujeito-predicado", onde um termo (o sujeito) é ligado a outro (o
predicado), por meio do verbo "é" (são), no caso de concordância entre os termos, ou "não é" (não
são), no caso de discordância. Se a concordância ou discordância afirmada fôr constatada, o
enunciado será verdadeiro; falso, na hipótese oposta (Hegenberg, 1972).
A lógica booleana
O período contemporâneo da lógica tem suas raízes nos trabalhos de George Boole (18151864) que inaugura, com sua obra "The mathematical analysis of logic", de 1847, novos rumos para
os estudos da matéria. A obra fundamental de Boole, "Investigations of the laws of thought",
publicado em 1854, compara as leis do pensamento às leis da álgebra (Hegenberg, 1972).
Na sua álgebra da lógica, Boole interpretou os símbolos "0" e "1" como classes especiais, de
modo que "1" representa a classe de todos os objetos (o universo) e "0" representa a classe a que
nenhum objeto pertença (a classe vazia) (Hegenberg, 1972).
Todo o conhecimento historicamente desenvolvido da lógica, em especial, a lógica binária,
veio contribuir decisivamente para a compreensão, a concepção e a estruturação de circuitos lógicos
digitais, estabelecendo avanços significativos na microeletrônica e, por conseqüência, nos
computadores.
6
Em resposta a esta contribuição da lógica binária, estão sendo implementados softwares nestes
microcomputadores que promovem uma compreensão mais elucidativa acerca das questões de
inferência lógica e, assim, ao entendimento do pensamento humano.
A lógica plurivalente
Para se chegar a uma correspondência mútua de informações foi imprescindível o
aperfeiçoamento da chamada lógica clássica de dois valores, pois era insuficiente para a
compreensão das situações sob análise. Assim se equaciona a lógica polivalente.
"Esta espécie de lógica foi, de certa forma, desenvolvida, no último século, por C.S. Pierce
e, independente dele, posteriormente por Lukasiewicz. Ela é semelhante à lógica das funçõesverdade, exceto ao reconhecer três ou mais assim chamados valores-verdade, em vez de verdade e
falsidade" (Quine, 1972).
As chamadas redes neurais, cujos modelos tiveram como inspiração o sistema nervoso e
fundamentados pela lógica plurivalente, em muito contribuíram para a idealização de softwares
ditos inteligentes ou, mais especificamente, sistemas especialistas1 . Hoje, estas mesmas redes
neurais artificiais são utilizadas para se analisar e compreender as redes neurais originárias de
comunicação do cérebro humano.
Um dos segredos para tornar o computador "inteligente" está na chamada "fuzzy logic"
(lógica difusa)2 , pois permite ao computador processar informações vagas em termos relativos,
como faz o homem. A teoria da "fuzzy logic" foi desenvolvida em 1965 por Lotfi Zadeh e só
recentemente começou a ser explorada pelas indústrias.
Alguns aparelhos de consumo já estão sendo adotados com lógica difusa por inúmeras
indústrias japonesas e americanas, como: aspirador de pó, máquina de lavar roupa, câmara
fotográfica, máquina de usinagem, medidor de grandezas elétricas, dentre outros.
2.2 Função E (And)
Expressão:
(lê-se: A e B)
S=A.B
Circuito equivalente:
A
Tabela da verdade:
B
A
0
0
1
1
S
B
0
1
0
1
S
Função lógica: A saída será um, se e somente se, quando todas as entradas forem iguais a um.
1
Sistema especialista: "software" que através de algoritmos específicos codificam o conhecimento humano,
transformando-o num conjunto de regras que permitem obter respostas a problemas relacionados a
determinado assunto
2
"A lógica fuzzy, quando aplicada em um equipamento, age como se um operador bastante experiente
estivesse dentro dele, controlando sua operação e tomando decisões rapidamente" (Mason, 1993:16).
7
Símbolo:
A
S
B
A
B
C .....
N
S
2.3 Função OU (Or)
Expressão:
S=A+B
(lê-se: A ou B)
Circuito equivalente:
A
Tabela da verdade:
B
A
0
0
1
1
S
B
0
1
0
1
S
Função lógica: A saída será um, se e somente se, quando uma ou mais entradas forem iguais a um.
Símbolo:
A
S
B
A
B
C ......
N
S
2.4 Função NÃO (Not) ou INVERSORA
Expressão:
_
S=A
(lê-se: A barra)
Circuito equivalente:
Tabela da verdade:
R
A
A
0
1
S
Função lógica: A saída terá nível lógico inverso ao da entrada.
Símbolo:
A
______ S
8
S
2.5 Função NÃO-E (Nand)
Expressão:
____
S=A.B
(lê-se: A e B barrados)
Circuito equivalente:
R
Tabela da verdade:
A
A
0
0
1
1
S
B
B
0
1
0
1
S
Função lógica: A saída será um, se e somente se, quando uma ou mais entradas forem iguais a zero.
Símbolo:
A
A
B
C .....
N
S
B
? ? S
2.6 Função NÃO-OU (Nor)
Expressão:
____
S=A+B
(lê-se: A ou B barrados)
Circuito equivalente:
Tabela da verdade:
R
A
B
A
0
0
1
1
S
B
0
1
0
1
S
Função lógica: A saída será um, se e somente se, quando todas as entradas forem iguais a zero.
Símbolo:
A
S
B
A
B
C ......
N
S
9
Exercícios
1. Escrever as expressões lógicas dos circuitos apresentados abaixo:
2. Desenhar os circuitos com portas lógicas a partir das expressões lógicas abaixo:
----------- __
a) S = (A+B).C.(B+D)
d) S = [(A + B) + (C.D)].D
---------_ _
_
b) S = A.B.C + (A+B).C
e) S = [(A.B) + (C.D)].E + [(A.D.E) + (C.D.E)].A
------------c) S = (A.B + C.D)
Obtenção da expressão lógica e tabela da verdade a partir do circuito lógico
Exemplo:
___
S = (A + B).(B.C)
ABC
A+B
___
B.C
000
001
010
011
100
101
110
111
0
0
1
1
1
1
1
1
1
1
1
0
1
1
1
0
S
0
0
1
0
1
1
1
0
10
Exercícios:
1. A partir da expressão lógica, desenhe o circuito e obtenha a tabela da verdade.
S = A.B.C + A.D + A.B.D
2. Demonstre através da tabela da verdade as seguintes igualdades/desigualdades:
_ _ ___
_ _ ____
__
____
_ _ ___
a) A.B ? A.B
b) A + B ? A + B
c) A.B = A + B
d) A + B = A.B
2.7 Equivalência de portas lógicas
_
a) Porta lógica Inversora (S = A)
b) Porta lógica E (S = A.B)
c) Porta lógica OU (S = A + B)
___
11
d) Porta lógica NÃO-E (S = A.B)
____
e) Porta lógica NÃO-OU (S = A + B)
2.8 Função OU-EXCLUSIVO (Exor – Exclusive Or)
Expressão:
_
_
S = A.B + A.B = A ? B
(lê-se: A ou exclusivo B)
Circuito:
Tabela da verdade:
A
0
0
1
1
B
0
1
0
1
S
Função lógica: A saída será um, se e somente se, quando as entradas forem diferentes entre si.
Símbolo:
A
S
B
12
2.9 Função COINCIDÊNCIA (Não Ou-exclusivo - Exclusive Nor)
Expressão:
_ _
S = A.B + A.B = A ? B = A ? B
(lê-se: A coincidência B)
Circuito:
Tabela da verdade:
A
0
0
1
1
B
0
1
0
1
S
Função lógica: A saída será um, se e somente se, quando as entradas forem iguais entre si.
Símbolo:
A
S
B
2.10 Interligação de blocos ou-exclusivo e coincidência para N variáveis
13
3. FAMÍLIAS DE CIRCUITOS LÓGICOS
3.1 Conceitos e parâmetros
Níveis de tensão e de corrente
São valores mínimos e máximos que definem os níveis lógicos em 0 ou 1.
VIL – Low- level Input Voltage (Tensão máxima que garante nível 0 na entrada)
VO L – Low-level Output Voltage (Tensão máxima que garante o nível 0 na saída)
VIH – High- level Input Voltage (Tensão mínima que garante o nível 1 na entrada)
VOH – High- level Output Voltage (Tensão mínima que garante o nível 1 na saída)
IIL – Low- level Input Current (Corrente de entrada máxima quando é aplicado nível 0)
IO L – Low-level Output Current (Corrente de saída máxima quando em nível 0)
IIH – High-level Input Current (Corrente de entrada máxima quando é aplicado nível 1)
IOH – High- level Output Current (Corrente de saída máxima quando em nível 1)
Nível 1
VIH
Nível 1
VOH
Nível indefinido
Nível indefinido
VIL
VOL
Nível 0
Tensão
VIL
VO L
VIH
VOH
Nível 0
VALORES TÍPICOS DE TENSÃO E DE CORRENTE
TTL
CMOS
Corrente
TTL
0,8 V
1,5 V
IIL
1,6 mA
0,4 V
0,05 V
IO L
16 mA
2,0 V
3,5 V
IIH
40 ? A
2,4 V
4,95 V
IOH
400 ? A
CMOS
1 ?A
0,4 mA
1 ?A
0,4 mA
Fan-out (feixe de saída)
É o número máximo de blocos lógicos que pode ser ligado à saída de outro da mesma família.
Acaso seja ultrapassado, o limite de corrente também o será, o que acarreta a queda do nível lógico
1 na saída.
Fan-out (nível 0) = IOL / IIL
Fan-out(nível 1) = IOH / IIH
Exemplo família lógica TTL
Parâmetros
Valores máximos
IOL
16 mA
IIL
1,6 mA
IOH
400 ? A
IIH
40 ? A
Exemplo família lógica CMOS
Parâmetros
Valores máximos
IOL
0,4 mA
IIL
1 ?A
IOH
0,4 mA
IIH
1 ?A
Tempo de atraso de propagação
Fan-out (0)
10
Fan-out(1)
10
Fan-out (0)
50
Fan-out (1)
50
14
É o tempo que um bloco ló gico leva para mudar de estado de um nível lógico para outro.
tPLH – tempo de atraso para passar de 0(low) para 1(high)
tPHL – tempo de atraso para passa de 1(high) para 0(low)
tPLH
tPHL
Margem de imunidade ao ruído
Determina a tolerância entre limites de níveis lógicos sem que haja interferência ou influência
elétrica ou magnética (ruídos), impedindo do bloco trabalhar na região de nível indefinido.
Escalas de integração
Faixa relativa ao número de componentes por chip, determinadas pela quantidade de portas lógicas
do circuito integrado.
Designação
Significado
Densidade (portas/chip)
SSI
Small Scale Integration
<12
MSI
Medium Scale Integration
13 a 99
LSI
Large Scale Integration
100 a 999
VLSI
Very Large Scale Integration
1000 a 99999
ULSI
Ultra Large Scale Integration
>100000
Versões de circuitos
Obs
Versões
Identificação
Tempo de Potência Freqüênci
TTL
da série
atraso/porta por porta a máxima
comum
Standard
54/74
10 ns
10 mW
35 MHz
baixíssimo consumo
Low power
54L/74L
33 ns
1 mW
3 MHz
alta velocidade
High speed
54H/74H
6 ns
22 mW
50 MHz
Schottky
54S/74S
3 ns
19 mW
125 MHz altíssima velocidade
Schottky avançado
54F/74F
5 ns
5 mW
125 MHz altíssima velocidade
Fairchild
Advanced
54AS/74AS
1,5 ns
8,5 mW
200 MHz altíssima velocidade e
baixo consumo
Schottky
baixíssimo consumo
Low power
54LS/74LS
10 ns
2 mW
45 MHz
Schottky
altíssima velocidade
Advanced low
54ALS/74ALS
4 ns
1 mW
70 MHz
baixíssimo consumo
power Schottky
*Versão Schottky usa o transistor Schottky, que no chaveamento não atinge a saturação por
completo, apresentando um tempo de comutação muito baixo e uma alta velocidade de trabalho.
Versões
Identificação
Alimentação
Tempo de
Potência Freqüência
CMOS
da série
VDD
atraso/porta por porta
máxima
Standard
40A
3 a 15 V
90 ns
1 nW
12 MHz
Standard
40B
3 a 15 V
90 ns
1 nW
12 MHz
Standard
54/74C
3 a 15 V
High Speed
74HC/74HCT 2-6 V / 4,5-5,5 V
8 ns
2,5 nW
55 MHz
Low Voltage
74LV/74LVC 1-3,6 V / 1,2-3,6 V
Obs : os circuitos CMOS possui problemas de manuseio devido à ação da eletroestática, que
provoca a degradação das junções internas, comprometendo sua vida útil, após certo tempo de uso.
15
3.2 Interfaceamento
Dispositivos pertencentes a famílias diferentes não podem ser interligados de qualquer forma.
Vários parâmetros devem ser compatíveis antes de se efetuar as interligações, especialmente
aquelas relacionadas aos níveis de tensão, corrente, polaridade e impedância
Interface TTL/CMOS
Interface CMOS/TTL
Vcc
CMOS
TTL
R
2k
CMOS
TTL
Buffer
3.3 Leitura e interpretação de folhas de dados de circuitos integrados digitais
Exercício: Consulte as folhas de dados de alguns circuitos integrados das famílias TTL e CMOS e
estabeleça uma avaliação comparativa entre os blocos Standard, preenchendo a tabela abaixo.
Características
Tensão de
alimentação
Potência
dissipada
Margem de
imunidade ao ruído
Tempo de atraso de
propagação
Velocidade
TTL
CMOS
Fan-out
Manuseio
4 CIRCUITOS COMBINACIONAIS
Característica: o nível lógico da saída do circuito depende única e exclusivamente dos valores das
entradas.
4.1 Fluxograma para desenvolvimento de projetos:
Análise da
Situação
Tabela da
verdade
Expressão
lógica
16
Circuito
lógico
4.2 Resolução de projetos lógicos
a) Projeto com 2 variáveis
Instalação de um sistema automático para controle dos semáforos
Situação: - carros na rua B ? verde no semáforo 2
- carros na rua A ? verde no semáforo 1
- carros nas ruas A e B ? verde no semáforo 1, porque rua A é preferencial
Rua
B
-
Rua A
Semáforos 1
Semáforos 2
b) Projeto com 3 variáveis
Conexão de 3 aparelhos a um amplificador, obedecendo às prioridades:
1a) CD player
2a) Tape playback
3a) Radio receptor
Situação:
CD player
Tape playback
Radio receptor
Amplificador
c) Projeto com 4 variáveis
Conexão de 4 setores, via intercomunicadores, a central da Secretária, obedecendo às
prioridades:
1a) Presidente
2a) Vice Presidente
3a) Engenharia
4a) Chefes de Seção
Situação:
Presidente
Vice Presidente
Engenharia
Central
Secretária
17
Chefes de Seção
4.3 Simplificação de circuitos lógicos usando o Diagrama de Veitch-Karnaugh
Permitem a simplificação mais facilmente de expressões lógicas com 2, 3, 4, 5 ou mais variáveis.
4.3.1 Diagrama para 2 variáveis
A
A
B
A.B
A.B
B
A.B
A.B
Método de simplificação
? Agrupam-se as regiões onde S=1, no menor número possível de pares (conjunto de 2 regiões
vizinhas);
? As regiões que não puderem ser agrupadas em pares, serão tratadas isoladamente;
? Verifica-se em cada par o valor da variável: se a mesma muda de valor lógico, é desprezada; se
a variável mantém seu nível lógico, será o valor do par;
? Escreve-se a expressão de cada par, isto é, o valor que o mesmo ocupa no diagrama;
? Somam-se os pares e/ou termos isolados.
Obs: A simplificação baseia-se na Identidade do Postulado da Adição: A ? A ? 1
Exemplos
a) S ? A.B ? A.B ? A.B
B
B
0
1
A
A
1
1
Expressão simplificada: S = A + B
Circuitos antes e após a simplificação
b) S ? A.B ? A.B ? A.B
B
B
1
1
A
A
1
0
Expressão simplificada: S = A ? B
4.3.2 Diagrama para 3 variáveis
B
B
A A.B.C A.B.C A.B.C A.B.C
A A.B.C A.B.C A.B.C A.B.C
C
C
C
18
Método de simplificação
? Localizam-se as quadras (agrupamento de 4 regiões) e escrevem-se suas expressões;
? Localizam-se os pares e escrevem-se suas expressões, não considerando os pares já incluídos
nas quadras. Todavia, pode-se ter um par formado por “1” externo à quadra e outro “1”
pertencente à quadra;
? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;
? Somam-se as expressões das quadras, dos pares e dos termos isolados.
Obs : O diagrama para 3 variáveis fecha-se nas laterais, como um cilindro.
Exemplos
a) S ? A.B.C ? A.B.C ? A.B.C ? A.B.C ? A.B.C
B
B
1 1
A
Expressão simplificada: S ? A.C ? A.B ? A.C
A 1 1
1
C
C C
ou: S ? A.C ? B.C ? A.C
b) S ? A .B.C ? A.B. C ? A. B.C ? A.B.C ? A.B. C
B
B
1 1
A 1
Expressão simplificada: S ? C ? A.B
A 1
1
C
C C
Exercícios: Simplifique as expressões lógicas abaixo:
a) S ? A.B.C ? A.B.C ? A.B.C ? A.B.C ? A.B.C
b) S ? A.B.C ? A.B.C ? A.B.C
c) S ? A.B.C ? A.B.C ? A.B.C ? A.B.C ? A.B.C
4.3.3 Diagrama para 4 variáveis
C
C
A
A.B.C.D
A
A.B.C.D
A.B. C.D
A.B.C.D
D
A.B.C.D
A.B.C.D
A.B.C.D
A.B.C.D
A.B.C.D
A.B.C.D
A.B.C.D
A.B.C.D
A.B.C.D
B
B
A.B.C.D
A.B.C.D
B
A.B.C.D
D
D
Método de simplificação
? Localizam-se as oitavas (agrupamento de 8 regiões) e escrevem-se suas expressões;
? Localizam-se as quadras e escrevem-se suas expressões, não considerando as quadras já
inclusas nas oitavas. Localizam- se os pares e escrevem-se suas expressões, não considerando os
pares já incluídos nas oitavas e/ou quadras. Todavia, pode-se ter uma quadra/par formado por
“1s” externos à oitava/quadra e outros “1s” pertencentes à oitava/quadra;
? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;
? Somam-se as expressões das oitavas, das quadras, dos pares e dos termos isolados.
Obs : O diagrama para 4 variáveis fecha-se nas laterais, bem como nos extremos superior e inferior.
19
Exemplos
S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ?
a)
? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D
C
C
1
1
1
1
A
A
1
1
1
1
1
1
1
Expressão simplificada:
S ? D ? A.C ? A.B.C
B
D
D
B
B
D
b)
S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D
C
C
A
1
A
1
D
1
1
1
1
1
B
B
1
1
D
Expressão simplificada:
S ? A.B.D ? C.D ? B.D
B
D
Exercícios: Simplifique as expressões lógicas abaixo:
a) S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D
b)
c)
S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ?
A.B.C.D ? A.B.C.D ? A.B.C.D
S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ?
A.B.C.D ? A.B.C.D
d) S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D
Condição irrelevante (? ou x)
Quando uma variável pode assumir o nível lógico igual a um ou zero, indiferentemente.
Nesta situação, adota-se o nível lógico que representar maior grau de simplificação de uma
expressão.
Exemplo:
C
C
X
X
1
A
B
1
1
1
Expressão simplificada:
B
X
X
A
S ? A.C ? A.D ? A.C.D
1
X
B
D
D
D
20
4.3.4 Diagrama para 5 variáveis
A A
B
B
D
D
A .B .C . D .E
A.B.C.D.E
A. B.C.D.E
A..B.C.D.E
A .B .C. D . E
A.B.C.D.E
A.B.C.D.E
A.B.C.D.E
A .B.C. D . E
A.B.C. D.E
A. B. C .D . E
A.B.C.D.E
E
D
A.B.C.D.E
C
A.B.C.D. E
A.B. C.D.E
A.B. C.D.E
E
E
A.B.C.D.E
C
B
B
C
A.B.C. D.E
D
A. B.C. D.E A. B.C.D.E A.B.C.D.E
A.B.C.D.E
A.B.C.D.E
A.B.C.D.E
C
A.B.C. D.E
A.B.C.D.E
A.B.C.D.E
A.B.C.D.E
A.B.C.D.E
A.B.C.D.E
A.B.C.D.E
A.B.C.D.E
E
E
E
Método de simplificação
? Localizam-se as hexas (agrupamento de 16 regiões) e escrevem-se suas expressões;
? Localizam-se as oitavas e escrevem-se suas expressões, não considerando as oitavas já inclusas
nas hexas. Localizam-se as quadras e escrevem-se suas expressões, não considerando as quadras
já inclusas nas oitavas e/ou hexas. Localizam-se os pares e escrevem-se suas expressões, não
considerando os pares já incluídos nas hexas, oitavas e/ou quadras. Todavia, pode-se ter uma
oitava/quadra/par formado por “1s” externos à hexa/oitava/quadra e outros “1s” pertencentes à
hexa/oitava/quadra;
? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;
? Somam-se as expressões obtidas das hexas, das oitavas, das quadras, dos pares e dos termos
isolados.
Obs : O diagrama para 5 variáveis é constituído de dois diagramas para 4 variáveis.
Exemplo: Obter a expressão lógica simplificada a partir da tabela da verdade abaixo:
A B C D E
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S1
S2
0
0
1
0
0
1
1
1
1
0
0
0
0
1
0
1
0
0
1
0
0
1
1
1
1
0
0
0
0
1
0
1
1
0
0
1
1
1
0
1
1
1
1
0
0
1
1
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
21
C
C
5 CÓDIGOS, CODIFICADORES E DECODIFICADORES
5.1 Códigos
CÓDIGO
BCD 8421
EXCESSO 3
2 ENTRE 5
JOHNSON
9876543210
GRAY
DECIMAL BINÁRIO
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
10
11
100
101
110
111
1000
1001
1010
1011
1100
1101
1110
1111
SIGNIFICADO
Binary Coded Decimal – Codificação do sistema decimal em binário
8421 – valores dos algarismos: 23 =8, 22 =4, 21 =2, 20 =1
Código BCD 8421 adicionado de três unidades binárias
Código que possui 2 bits iguais a 1 dentre 5 bits
Código base para o contador Johnson
Código usado para ativar as válvulas eletrônicas numitron e nixie
Código cuja variação de um número para outro é de apenas 1 bit
BCD 8421
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0001 0000
0001 0001
0001 0010
0001 0011
0001 0100
0001 0101
EXCESSO 3 2 ENTRE 5 JOHNSON
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
00011
00101
00110
01001
01010
01100
10001
10010
10100
11000
00000
00001
00011
00111
01111
11111
11110
11100
11000
10000
9876543210
GRAY
0000000001
0000000010
0000000100
0000001000
0000010000
0000100000
0001000000
0010000000
0100000000
1000000000
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
1111
1110
1010
1011
1001
1000
Codificador – efetua a passagem do código decimal para outros códigos de máquina.
Decodificador – efetua a passagem do código de máquina para o código decimal.
5.2 Codificador Decimal/Binário
A entrada do código decimal é feita através de um conjunto de chaves numeradas de 0 a 9 e a saída
por 4 fios, para fornecer um código binário de 4 bits, correspondente à chave acionada.
Obs: A chave fechada equivale a nível lógico 0, para evitar o problema prático, principalmente da
família TTL, do terminal aberto seja equivalente a nível lógico 1.
ch0
ch1
ch2
............
ch9
Codificador
Decimal/Binário
22
A
B
C
D
Tabela da verdade
Relação da entrada decimal com a saída em binário
Chave
A
B
C
D
Ch0
0
0
0
0
Ch1
0
0
0
1
Ch2
0
0
1
0
Ch3
0
0
1
1
Ch4
0
1
0
0
Ch5
0
1
0
1
Ch6
0
1
1
0
Ch7
0
1
1
1
Ch8
1
0
0
0
Ch9
1
0
0
1
S0
S1
S2
S3
S4
S5
S6
S7
S8
S9
74LS00
A
74LS20
B
74LS20
C
74LS30
D
5.3 Decodificador para display de 7 segmentos
Para a elaboração do projeto de um decodificador, basta montar a tabela da verdade, simplificar as
expressões de saída e implementar o circuito.
O display de 7 segmentos possibilita escrever números decimais de 0 a 9 e alguns outros símbolos
que podem ser letras ou sinais. A nomenclatura usual de identificação dos segmentos é mostrada
abaixo.
a
f
b
g
e
c
d
Display catodo comum – possui todos os catodos dos leds interligados, sendo necessário aplicar
nível 1 no anodo respectivo para acender cada segmento.
Display anodo comum – possui todos os anodos dos leds interligados, sendo necessário aplicar
nível 0 no catodo respectivo para acender cada segmento.
23
CARACTERES
DISPLAY
BCD 8421
A B C D
CÓDIGO P/ 7 SEGMENTOS
a b c d e f g
0
0
0
0
0
1
1
1
1
1
1
0
1
0
0
0
1
0
1
1
0
0
0
0
2
0
0
1
0
1
1
0
1
1
0
1
3
0
0
1
1
1
1
1
1
0
0
1
4
0
1
0
0
0
1
1
0
0
1
1
5
0
1
0
1
1
0
1
1
0
1
1
6
0
1
1
0
1
0
1
1
1
1
1
7
0
1
1
1
1
1
1
0
0
0
0
8
1
0
0
0
1
1
1
1
1
1
1
9
1
0
0
1
1
1
1
1
0
1
1
Simplificando as expressões lógicas através do Diagrama de Veitch-Karnaugh:
a) a ? A ? C ? B ? D
b) b ? B ? C ? D
c) c ? B ? C ? D
d) d ? A ? B.D ? B.C ? C.D ? B.C.D
e) e ? B.D ? C. D
f) f ? A ? C.D ? B.C ? B.D
g) g ? A ? B ? C ? C.D
24
Circuito simplificado do Decodificador para display de 7 segmentos
A
B
C
D
a
b
c
d
e
f
g
25
6 CIRCUITOS ARITMÉTICOS
6.1 Meio Somador (half adder)
A
0
0
1
1
B
0
1
0
1
SOMA
0
1
1
0
TS
0
0
0
1
TS – Transporte de Saída (vai um)
A
B
Meio Somador
SOMA = A ? B
TS = A . B
TS
S
6.2 Somador Completo (full adder)
Soma-se coluna a coluna, levando em conta o TE (Transporte de Entrada), que é o TS da coluna
anterior. Dessa forma, o circuito efetua a soma completa de uma coluna, na forma: S = (A+B)+TE
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
TE
0
1
0
1
0
1
0
1
S
0
1
1
0
1
0
0
1
TS
0
0
0
1
0
1
1
1
A
B
Expressões simplificadas:
S = A ? B ? TE
TS = B.TE + A.TE + A.B
TE
Somador Completo
TS
S
26
Diagrama em blocos de um Somador de 2 números binários de 4 bits
A3 B3
A
B
A2 B2
TE
TS
S
S4
S3
A
B
TS
TE
S
A1
B1
A
B
TS
S2
A0
B0
TE
A
B
S
TS
S
S1
S0
6.3 Meio Subtrator (half subtractor)
A
0
0
1
1
B
0
0
0
1
SUB
0
1
1
0
TS
0
1
0
0
TS – Transporte de Saída (empresta um)
A
B
Meio Subtrator
SUB = A ? B
TS
T S ? A. B
27
S
6.4 Subtrator Completo (full subtractor)
Subtrai-se coluna a coluna, levando em conta o TE (Transporte de Entrada), que é o TS da coluna
anterior. Dessa forma, o circuito efetua a subtração completa de uma coluna, na forma:
S = (A-B) -TE
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
TE
0
1
0
1
0
1
0
1
S
0
1
1
0
1
0
0
1
TS
0
1
1
1
0
0
0
1
A
B
Expressões simplificadas:
S = A ? B ? TE
TS ? A.B ? A.TE ? B.TE
TE
Subtrator Completo
TS
S
28
6.5 Somador/Subtrator Binário
Para M=0 (Adição)
? S = (A + B) + TE
Para M=1 (Subtração) ? S = (A – B) - TE
M
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A B TE
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
S
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
TS
0
0
0
1
0
1
1
1
0
1
1
1
0
0
0
1
Expressões simplificadas:
S = A ? B ? TE
TS ? B.TE ? (M ? A) . (B ? TE)
6.6 Somador/Subtrator Binário usando complemento de 2
A subtração pelo processo do complemento é um método de executar a subtração pela soma,
permitindo que o mesmo circuito seja usado para soma e para subtração.
Utiliza-se o bit mais significativo para simbolizar o sinal do número, onde: 0 indica número positivo
e 1 indica número negativo. Os bits restantes indicam a magnitude do número.
Para a representação de um número negativo, usa-se o seguinte procedimento:
a) Dado um número inteiro positivo, complementa-se o mesmo, trocando todos os 0s por 1s e
todos os 1s por 0s;
b) Soma-se 1 ao resultado do item anterior, obtendo-se o número negativo.
29
Exemplo:
+ 24 ?
complemento de 24 ?
soma-se 1 ?
- 24 ?
00011000
11100111
+1
11101000
Exemplo de subtração usando complemento de 2:
+ 49 ?
00110001 (menos) + 12 ?
- 12 ?
11110100
+ 37 ?
00100101
00001100
74LS83A
A4
A3
A2
A1
B4
B3
B2
B1
s4
s3
s2
s1
Cin Cout
VccSubt
0VSomador
7. CIRCUITOS MULTIPLEX E DEMULTIPLEX
7.1 MULTIPLEX
Usado para enviar informações contidas em vários canais (fios), a um só canal (fio).
I0
Canais de
Informação
de Entrada
I1
S
Saída da Informação
multiplexada
MUX
I2
....
IN
...........
Entradas de Seleção (endereçamento) ? escolhe qual canal de informação de
entrada será conectada à saída.
Circuito elementar analógico que efetua uma multiplexação: chave de 1 polo x n posições
I0
I1
I2
I3
entradas de seleção
S
IN
30
Circuito lógico básico de um multiplex de 2 canais
Entrada de Seleção
A
0
1
Saída Multiplexada
S
I0
I1
7.1.1 - Projeto e funcionamento de um Multiplex de 4 canais
a) Relaciona-se as entradas de seleção com a informação de entrada que deve ser conectada à
saída. Monta-se uma tabela da verdade com as entradas de seleção e as respectivas informações
que devem ter na saída.
Para as 4 entradas que serão conectadas à saída, necessita-se de 2 variáveis de seleção (2N).
Variáveis de seleção
A
B
0
0
0
1
1
0
1
1
Saída
S
I0
I1
I2
I3
b) Monta-se o circuito multiplex que executa a função lógica.
31
I0
I1
S
MUX de
4 canais
I2
I3
A
B
7.1.2 - Multiplex de 16 canais
I0
MUX de
16 canais
S
I15
A B C D
7.1.3 - Ampliação da capacidade de um Sistema Multiplex
A partir de circuitos multiplex de baixa capacidade, podem-se obter outros multiplex de maior
capacidade.
Exemplo 1: Multiplex de 4 canais a partir de Multiplex de 2 canais
I0
I1
MUX-2
S0
MUX-2
I2
I3
MUX-2
B
S1
A
32
S
Exemplo 2: Multiplex de 16 canais usando Multiplex de 8 canais
I0
S0
MUX-8
I7
MUX-8
S
I0
S1
MUX-8
I7
B
C
D
A
7.1.4 - Endereçamento seqüencial num Sistema Multiplex
I0
S
MUX-8
I7
Contador 0-7
7.1.5 - Utilização de Multiplex na construção de Circuitos Combinacionais
Inicialmente, obtém-se a tabela da verdade do circuito lógico que se deseja. Na seqüência, as saídas
do circuito combinacional devem ser injetadas nos canais de entrada de informação do Multiplex. E
ainda, as entradas do circuito combinacional definem o endereçamento da informação no circuito
Multiplex.
A grande vantagem é a facilidade de esquematização de circuitos combinacionais para um elevado
número de variáveis.
Exemplo: Implementar a lógica da tabela da verdade abaixo utilizando circuito multiplex.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S1
0
1
1
0
1
0
0
1
S2
0
0
0
1
0
1
1
1
33
1
MUX-8
S1
MUX-8
S2
0
A
B C
7.2 DEMULTIPLEX
Usado para enviar informações vindas de um só canal (fio) para vários canais (fios). Efetua a
função inversa do Multiplex.
S0
Entrada de
Informação
S1
E
DEMUX
Canais de Saída
de Informações
S2
....
SN
...........
Entradas de Seleção (endereçamento) ? escolhe qual canal de informação de
saída será conectada à entrada.
Circuito elementar analógico que efetua uma demultiplexação: chave de 1 polo x n posições
entradas de seleção
S0
S1
S2
S3
E
SN
34
Circuito lógico básico de um Demultiplex de 2 canais
Entrada de Seleção Canais de Informação
A
S0
S1
0
E
0
1
0
E
7.2.1 - Projeto e funcionamento de um Demultiplex de 4 canais
a) Relaciona-se as entradas de seleção com o canal de saída da informação que deve ser conectada
à entrada. Monta-se uma tabela da verdade com as entradas de seleção e os respectivos canais
de informação, que serão conectados à entrada.
Para as 4 saídas que serão conectadas à entrada, necessita-se de 2 variáveis de seleção (2N).
Variáveis de seleção
A
B
0
0
0
1
1
0
1
1
S0
E
0
0
0
Canais de saída
S1
S2
S3
0
0
0
E
0
0
0
E
0
0
0
E
b) Monta-se o circuito demultiplex que executa a função lógica.
35
S0
E
S1
DEMUX de
4 canais
S2
S3
A
B
7.2.2 - Ampliação da capacidade de um Sistema Demultiplex
A partir de circuitos demultiplex de baixa capacidade, podem-se obter outros demultiplex de maior
capacidade.
Exemplo 1: Demultiplex de 4 canais a partir de Demultiplex de 2 canais
S0
DEMUX-2
S1
E
DEMUX-2
S2
DEMUX-2
S3
A
B
Exemplo 2: Demultiplex de 16 canais usando Demultiplex de 8 canais
S0
DEMUX-8
S7
E
DEMUX-8
S8
DEMUX-8
S15
A
B C D
36
7.2.3 - Endereçamento seqüencial num Sistema Demultiplex
S0
E
DEMUX-8
S7
Contador 0-7
7.3 - MULTIPLEX E DEMULTIPLEX UTILIZADOS NA TRANSMISSÃO DE DADOS
7.3.1 - Formas de transmissão
Transmissão paralela
S0
E
LT
I0
Transmissor
DEMUX
S
Receptor
MUX
S1
I1
A1
A2
Transmissão série
I0
Transmissor
MUX
I1
S
LT
E
S0
Receptor
DEMUX
A1
S1
A2
7.3.2 - Sistema de transmissão de dados usando mux e demux de 8 canais, com endereçamento
seqüencial
I0
S0
MUX-8
S
E DEMUX-8
I7
S7
Contador 0-7
Contador 0-7
sincronismo
37
REFERÊNCIAS BIBLIOGRÁFICAS
BIGNELL, J. W. e DONOVAN, R. L.. Eletrônica Digital. Volumes 1 e 2, São Paulo: Makron
Books, 1995
CAPUANO, F. e IDOETA, I.. Elementos de Eletrônica Digital. São Paulo: Érica, 25.a Edição,
1997.
CAPUANO, Francisco G.. Exercícios de Eletrônica Digital. São Paulo: Érica, 1991.
MELO, Mairton de Oliveira. Eletrônica Digital. São Paulo: Makron Books, 1994.
MALVINO, A. P. e LEACH, D. P.. Eletrônica Digital – Princípios e Aplicações. Volumes 1 e 2,
São Paulo: McGraw-Hill, 1987.
SZAJNBERG, Mordka. Eletrônica Digital. Rio de Janeiro: Livros Técnicos e Científicos Ltda,
1988.
38
EXPERIÊNCIA 1 - PORTAS LÓGICAS BÁSICAS
1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes
circuitos digitais:
1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 -
Porta lógica E de 2 e de 3 entradas (7408 e 7411);
Porta lógica OU de 2 entradas (7432);
Porta lógica Inversora (7404);
Porta lógica NÃO-E de 2 e de 4 entradas (7400 e 7420);
Porta lógica NÃO-OU de 2 entradas (7432 + 7404);
Porta lógica Ou-Exclusivo (7486);
Porta lógica Coincidência (7486 + 7404);
Bloco lógico Ou-Exclusivo de 4 entradas (7486).
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores
encontrados na saída correspondem à análise teórica do circuito, através da tabela da verdade;
4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus
respectivos lugares;
5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
Questões
a) Como obter um circuito que necessita de uma porta lógica X de 3 entradas usando-se apenas
portas lógicas X de 2 entradas?
b) Num circuito que necessita de uma porta lógica Y de 2 entradas, têm-se apenas portas lógicas Y
de 3 entradas. O que fazer com a terceira entrada?
c) Pode-se conectar entre si as saídas de 2 portas lógicas? Explique.
39
EXPERIÊNCIA 2 - PEQUENOS PROJETOS DE CIRCUITOS LÓGICOS
1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes
circuitos digitais:
1.1 - Instalação de um sistema automático para controle de semáforos;
1.2 - Conexão de 3 aparelhos a um amplificador, obedecendo às prioridades:
1a) CD player; 2a) Tape playback; 3a) Radio receptor.
1.3 - Conexão de 4 setores, via intercomunicadores, a central da Secretária, obedecendo às
prioridades:
1a) Presidente; 2a) Vice Presidente; 3a) Engenharia; 4a) Chefes de Seção.
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados
na saída correspondem à análise teórica do circuito, através da tabela da verdade;
4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus
respectivos lugares;
5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
40
EXPERIÊNCIA 3 - CODIFICADORES E DECODIFICADORES
1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes
circuitos digitais:
1.1 - Codificador Decimal/Binário
S0
S1
S2
S3
S4
S5
S6
S9
S8
S7
74LS00
A
74LS20
B
74LS20
C
74LS30
D
1.2 - Decodificador para display de 7 segmentos - catodo comum
Vcc
16
f
g
a
b
c
d
15
14
13
12
11
10
e
9
Decodificador para display de 7 segmentos - catodo comum
9368
1
2
3
4
A1
A2
EL
RBO
5
6
7
RBI
A3
A0
g
f
cc
a
b
e
d
cc
c DP
Display PD560
Catodo comum
41
8
GND
1.3 - Decodificador para display de 7 segmentos - anodo comum
Vcc
16
f
15
g
14
a
13
b
12
c
11
d
10
e
9
Decodificador BCD para 7 segmentos – anodo comum
7447
1
2
B
C
3
4
Lamp.
Test
5
RB
output
6
RB
input
7
D
A
8
GND
RB=Supressor de zeros (Rb O=0 quando A,B,C,D,RBI=0)
g
f
ac
a
b
a
Display
PD507
f
b
g
e
c
. DP
d
e
d
ac
c
dp
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados
na saída correspondem à análise teórica do circuito, através da tabela da verdade;
4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus
respectivos lugares;
5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
42
EXPERIÊNCIA 4 –CIRCUITOS ARITMÉTICOS
1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes
circuitos digitais:
1.1 – Somador binário completo de 4 bits (7483)
B4
E4
16
15
C4
14
C0
GND
B1
A1
E1
12
11
10
9
13
A4A3A2A1C0
+ B4B3B2B1
--------------------C4E4E3E2E1
Somador Binário Completo de 4 bits
7483
1
2
3
4
A4
E3
A3
B3
5
Vcc
6
7
8
E2
B2
A2
1.2 – Somador/subtrator binário completo de 4 bits (7483 + 7486)
7483
A4
A3
A2
A1
B4
B3
B2
B1
s4
s3
s2
s1
Cin Cout
VccSubt
0VSomador
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
43
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados
na saída correspondem à análise teórica do circuito, através da tabela da verdade;
ENTRADAS
Vem 1 Número A
Número B
C0
A4 A3 A2 A1 B4 B3 B2 B1
0
0 0 0 0
0 0 0 0
0
0 0 0 1
0 0 0 1
0
0 0 1 0
0 0 1 0
0
0 0 1 1
0 0 1 1
0
0 1 0 0
0 1 0 0
0
0 1 0 1
0 1 0 1
0
0 1 1 0
0 1 1 0
0
0 1 1 1
0 1 1 1
0
1 0 0 0
1 0 0 0
0
1 0 0 1
1 0 0 1
0
1 0 1 0
1 0 1 0
0
1 0 1 1
1 0 1 1
0
1 1 0 0
1 1 0 0
0
1 1 0 1
1 1 0 1
0
1 1 1 0
1 1 1 0
0
1 1 1 1
1 1 1 1
SAÍDAS
Vai 1
Soma
C4 E4 E3 E2 E1
4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus
respectivos lugares;
5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
44
EXPERIÊNCIA 5 - CIRCUITOS MULTIPLEX E DEMULTIPLEX
1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes
circuitos digitais:
1.1 - Demultiplexador de 4 canais com portas lógicas (2x7411, 7404);
1.2 - Multiple xador de 4 canais (74153);
Vcc
16
2G
15
A
14
2C3
13
2C2
12
2C1
11
2C0
10
2Y
9
MUX-4 (2)
MUX-4 (1)
1
2
3
4
5
6
7
1G
B
1C3
1C2
1C1
1C0
1Y
8
GND
1.3 - Interconexão do mux e demux de 4 canais.
I0
I1
I2
I3
S
MUX - 4
E
DEMUX - 4
A1 B1
S0
S1
S2
S3
A2 B2
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores
encontrados na saída correspondem à análise teórica do circuito;
4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares;
5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
45