PlayStation 2 - Inf

PlayStation 2
Marcelo Schiavon Porto
[email protected]
CMP237 - Arquitetura e Organização de Processadores
Introdução
ƒ
ƒ
ƒ
ƒ
ƒ
Exemplo de sistema embarcado;
Mantém compatibilidade com
PS1;
Suporta jogos on-line;
Revolucionou a industria de jogos
em 2001;
Possui um processador mais
poderoso do que qualquer
console de jogos anterior;
CMP237 - Arquitetura e Organização de Processadores
2
Arquitetura do PS2
ƒ
Emotion Engine (EE – Processador principal);
ƒ
Grafic Synthesizer (GS);
ƒ
Dynamic Sound Processor (SPU2);
ƒ
DVD/CD Room system;
CMP237 - Arquitetura e Organização de Processadores
3
Arquitetura do PS2
Emotion
Engine
(EE)
Grafic
Synthesizer
(GS)
I/O
Procesor
(IOP)
Sound
Processor
(SPU2)
RAM
Dispositivos
Externos
RAM
ROM
CMP237 - Arquitetura e Organização de Processadores
Saída de
vídeo
Saída de
áudio
CD/DVD
4
Especificações da EE
ƒ
ƒ
ƒ
ƒ
ƒ
ƒ
CPU core de 128 bits;
Clock de 300MHz;
Largura de banda do barramento de 3,2GB/s;
6,2 GFLOPS;
3D Geometry Performance de 66 milhões de
polígonos por segundo;
Unidade de processamento de imagens
MPEG2;
CMP237 - Arquitetura e Organização de Processadores
5
Arquitetura da EE
Controle e síntese de
comportamento
FPU
COP1
CPU
Core
Processamento
Geométrico
VUO
VU1
COP2
EFU
GIF
Barramento
principal de
ƒ Instruções de 64 bits, superscalar de 2 vias;128 bits
ƒ Instruções
multimídia
de 128 bits; SIF
DMAC
IPU
DRAMC
ƒ Processador MIPS III R5900;
Timer
ƒ Clock de 300MHz;
ƒ Possui extensões do MIPS IV e de operações
multimídia;
DRAM
IOP
CMP237 - Arquitetura e Organização de Processadores
6
Arquitetura da CPU Core
ƒ
ƒ
ƒ
ƒ
ƒ
ƒ
Duas ULAs inteiras de 64 bits;
Unidade de Load/Store de 128 bits;
Unidade de Execução de Branch;
FPU Co-processor (COP1);
Vector Co-processor, VU0 (COP2);
Os dois pipelines podem operar em conjunto e executar
instruções inteiras de 128 bits;
CMP237 - Arquitetura e Organização de Processadores
7
Estágios do Pipeline
1.
2.
3.
4.
5.
6.
Seleção do PC
Fetch de instruções
Decodificação das instruções e leitura de
registradores;
Execução;
Acesso a cache
Writeback
CMP237 - Arquitetura e Organização de Processadores
8
VU0 e VU1
FPU
COP1
CPU
Core
VUO
VU1
COP2
EFU
GIF
ƒ Usadas para operações matemáticas;
ƒ Arquiteturalmente idênticas;
Barramento
principal de
128 bits
realizam
adições
e multiplicações;
Timer ƒ FMACs
DMAC
IPU
DRAMC
SIF
ƒ FDIV para divisões e cálculo de raiz
quadrada;
ƒ Memória interna para microprogramas;
DRAM
IOP
CMP237 - Arquitetura e Organização de Processadores
9
VU0
ƒ Arquitetura SIMD/VLIW de 128 bits;
ƒ Co-processador (COP2) da CPU para
macro-intruções (128 bits);
ƒ 8k de memória de dados e intruções;
ƒ Utilizada para operações complexas,
como cálculos físicos;
CMP237 - Arquitetura e Organização de Processadores
10
VU1
ƒ Pré processador geometrico
para o Grafic Synthesizer
(GS);
ƒ Não possui um caminho
direto para a CPU core, mas
possui para o GIF (Grafic
Interface Unit)
ƒ 16k de cache de dados e de
intruções;
ƒ Mais
usada
transformações;
para
CMP237 - Arquitetura e Organização de Processadores
11
Controlador DMA (DMAC)
FPU
COP1
CPU
Core
VUO
VU1
COP2
EFU
GIF
Barramento
principal de
128 bits
Timer
DMAC
IPU
DRAMC
SIF
ƒ Controla o acesso de memória dos dispositivos;
ƒ Essencial para o desempenho da EE;
DRAM
CMP237 - Arquitetura e Organização de Processadores
IOP
12
Image Processing Unit (IPU)
FPU
COP1
Timer
VUO
VU1
CPU
ƒ Processador de descompressão de imagem;
GIF
Core
COP2
EFU
ƒ Decodifica vídeos MPEG2;
Barramento
ƒ Quantização de vetores;
principal de
128 bits
ƒ Controle de transparências;
DMAC
CMP237 - Arquitetura e Organização de Processadores
IPU
DRAMC
SIF
DRAM
IOP
13
Memórias no PS2
ƒ Cache L1 de duas vias, 16k
instruções e 8k dados;
ƒ SPRAM de 16k;
ƒ VU0 – 4k instruções e dados;
ƒ VU1 – 16k instuções e dados;
ƒ Memória de vídeo de 4MB (GS);
ƒ Memória principal de 32MB;
CMP237 - Arquitetura e Organização de Processadores
14
Grafic Synthesizer (GS)
Emotion
Engine
(EE)
RAM
Dispositivos
Externos
RAM
Grafic
Synthesizer
Syntesizer
(GS)
Saída de
vídeo
ƒ Frequüência
de clock de
150MHz; Saída de
Sound
I/O
áudio
Procesorde banda deProcessor
ƒ Largura
memória 1,2Gb/s;
(SPU2)
(IOP)
ƒ Taxa de processamento 2,4GPixel/s;
ƒ Memória de 8K para frame e texturas;
ROM
CMP237 - Arquitetura e Organização de Processadores
CD/DVD
15
Conclusões
ƒ
O PS2 possui uma poderosa arquitetura para
processamento gráfico;
ƒ
Arquitetura baseada em pequenas caches e em grande
movimentação de dados;
ƒ
Barramento com diversos canais de comunicação direta
com a memória garantem performance do processador;
CMP237 - Arquitetura e Organização de Processadores
16
Referências
ƒ
ƒ
ƒ
ƒ
http://www.technology.scee.net/
http://arstechnica.com/articles/paedia/cpu/ps2vspc.ars/1
http://arstechnica.com/reviews/hardware/ee.ars/1
http://en.wikipedia.org/wiki/PlayStation_2
CMP237 - Arquitetura e Organização de Processadores
17
PlayStation 2
Marcelo Schiavon Porto
[email protected]
CMP237 - Arquitetura e Organização de Processadores