Sistema de Compensação Automático da Capacitância Parasita

Título: Sistema de Compensação Automático da Capacitância Parasita usado em Tomografia de
Impedância Elétrica (TIE)
Autores: Pedro Bertemes Filho (Ph.D.), Diego Bittencourt, Rodrigo Alésio Stiz (Tecnólogo),
Volney Coelho Vincence (Dr.), Airton Ramos (Dr.)
Vinculação institucional: Universidade do Estado de Santa Catarina (Prof. Adjunto)
Endereço para correspondência: UDESC/CCT, Faculdade de Engenharia de Joinville, Campus
Universitário Prof. Avelino Marcante, s/n, Bom Retiro, CEP 89223-100, Joinville-SC, Brasil.
Título resumido: Compensação de Capacitâncias Parasitas em sistemas TIE.
Agradecimentos: À minha esposa Elisângela pela compreensão incondicional, aos colegas
participantes deste projeto, e a Universidade do Estado de Santa Catarina pelo apoio institucional.
Sistema de Compensação Automático da Capacitância Parasita usado em
Tomografia de Impedância Elétrica (TIE)
Extended Abstract:
Introduction: Over 20 years the Electrical Impedance Tomography (EIT) has been under
investigation as a promising imaging technique. This technique consists on imaging the distribution
of the impedance within the body (anatomical imaging) or the variation in impedance during a
physiological change (dynamic imaging). Anatomical EIT is of great interest in the clinical
environment to be used as an alternative to X-rays, CT or MRI. Forming an image of this
impedance is technically difficult. Some difficulties are related to the inaccuracies of the
instrumentation used in the data acquisition system (Boone et al., 1997). The stabilization of the
output current of the current source and the input impedance of the recording amplifier has been
frequently attempted to overcome inaccuracy problems. However, parasite capacitance in the output
of the current source decreases significantly its performance at high frequency. One possible
solution is to use a negative impedance converter (Bertemes et al., 2003) for single frequency EIT
system or a generalized impedance converter (Ross et al., 2003) for multi-frequency EIT. The main
objective of this work is to increase the measuring accuracy of single-frequency EIT system by
using an implemented Automatic Phase Detector (APD) circuit attached in the output of the current
source. Materials and Methods: It was developed a circuit print board containing a monopolar
Howland current source, an analogical phase detector with the AD734 (Analog Devices Corp.), a
generalized impedance converter and a digital controller circuit. The digital interface was
implemented with a microcontroller PIC16F627 together with a digital potentiometer of 8 bits
resolution. Results: Firstly, the phase detector and the impedance converter were adjusted in order
to obtain a zero phase shift between current and voltage across the load of the current source at 100
kHz. This preliminary adjustment resulted in a 4.9 V at the output of the phase detector, which was
used as reference for the microcontroller program. Secondly, it was placed 22 different values of
capacitances from 10 pF to 2 nF and, then, the output voltages of the phase detector were measured.
The phase detector showed an output voltage between 4.9 and 3.0 V for a phase shift range of 0 to
55 degree, respectively. Finally, the automatic control process of the phase detector showed to be
efficient with a maximum error of 2% over a capacitance range from 0 to 4.7 nF. It was observed
that the relationship between the stray capacitance and both phase shift and output voltage of the
phase detector is approximately linear having a rate of -1 V/nF and +25 degree/nF, respectively.
Conclusion: It can be concluded that the APD circuit used together with the GIC circuit may
increase significantly the impedance measurements accuracy and, consequently, increasing the EIT
image resolution.
Sistema de Compensação Automático da Capacitância Parasita usado em
Tomografia de Impedância Elétrica (TIE)
Resumo: A Tomografia de Impedância Elétrica (TIE) é um método novo de imagem médica,
usando para isso medições de impedância elétrica do corpo sob estudo. A precisão nas medições é
de fundamental importância, onde as imperfeições da eletrônica geram erros significativos nas
imagens. A capacitância parasita é a causa principal destes erros, pois reduz a resposta em
freqüência dos circuitos fonte de corrente e amplificador de instrumentação. O objetivo principal do
projeto é aumentar a precisão das medições em sistemas TIE, reduzindo os efeitos da capacitância
parasita através de um circuito detector automático de fase. Foi desenvolvida uma bancada
experimental contendo uma fonte de corrente Howland, um circuito detector de fase, um conversor
de impedância e um circuito digital de controle, usando o microcontrolador PIC16F627 e um
potenciômetro digital de 8 bits. Foram simulados na prática o efeito da capacitância parasita,
usando-se de 22 valores na faixa de 0 a 2 nF que, por sua vez, foram conectadas na saída da fonte
de corrente. Após calibração do circuito completo na freqüência de operação de 100 kHz, os
resultados experimentais mostraram tensões de 4,9 e 3,0 V para defasagens de 0 e 55 graus,
respectivamente. O ajuste automático mostrou-se eficiente para valores de capacitância parasita
entre 0 e 4,7 nF, observando um erro máximo de 2% na fase. Conclui-se que o circuito de
compensação automático usando GIC microcontrolado pode aumentar significantemente a precisão
das medições de impedância e, consequentemente, aumentar a qualidade das imagens TIE.
Palavras-chave: Fonte de Corrente Howland, Conversor de Impedância, Tomografia de
Impedância Elétrica.
Abstract: The Electrical Impedance Tomography (EIT) is a new method for clinical imaging from
conductivity distribution within the body. The image resolution depends on the measuring accuracy,
which are mainly caused by inaccuracies from the electronics. These inaccuracies are mainly caused
by stray capacitances, which reduce the frequency response of both current source and
instrumentation amplifier. The main objective of this work is to increase the measuring accuracy of
the current source by using an Automatic Phase Detector (APD) circuit. A complete circuit was
developed using a monopolar Howland current source, a phase detector and a Generalized
Impedance Converter (GIC). The digital control was implemented with a microcontroller and a
digital potentiometer of 8 bits resolution. After the calibration process at 100 kHz, 22 different
values of capacitances from 0 to 2 nF were placed at the output of the current source. The results
from phase detector showed an output voltage between 4.9 and 3 V for a phase shift range 0 to 55
degree, respectively. Also, the automatic control process of the phase detector showed to be
efficient with a maximum error of 2% over a capacitance range from 0 to 4.7 nF. It can be
concluded that the APD circuit used together with the GIC circuit may increase significantly the
impedance measurements accuracy and, consequently, increasing the EIT image resolution.
Keywords: Howland Current Source, Impedance Converter, Electrical Impedance Tomography.
Introdução
A Tomografia de Impedância Elétrica (TIE) já vem sendo investigada, desde a década de 80, como
sendo uma técnica de imagem nova. Esta técnica consiste em obter a imagem interna do corpo
humano através da distribuição da impedância elétrica dentro dele (chamada de “imagem
anatômica”) ou da variação da impedância durante um evento fisiológico (chamada de “imagem
dinâmica”). A obtenção de imagens anatômicas em sistemas TIE é de grande relevância técnicacientífica para ambientes clínicos, podendo ser usada como método alternativo à Imagem de raiosX, à Tomografia Computadorizada e à Imagem de Ressonância Magnética.
A formação de imagens anatômicas através da impedância elétrica apresenta grandes
dificuldades técnicas. Algumas destas dificuldades estão relacionadas às imprecisões da
instrumentação envolvida no sistema de aquisição de sinais em sistemas TIE mono-frequencial
(Boone et al., 1997), o objetivo é produzir imagens anatômicas, logo se faz necessário o uso de
medições altamente precisas. Dentre outras técnicas, a otimização da impedância de saída (Zout) da
fonte de corrente controlada por tensão (chamada “fonte CCT”) e da impedância de entrada do
amplificador de instrumentação tem sido frequentemente usadas para melhorar os problemas de
imprecisão. Teoricamente, a impedância de saída da fonte CCT deve ser muito maior do que a carga
que, por sua vez, representa a combinação entre a impedância pele/eletrodo e a impedância
biológica sob estudo. No entanto, as capacitâncias parasitas na saída da fonte CCT diminuem
significantemente a impedância de saída da mesma. Uma das soluções é usar um Conversor de
Impedância Negativa (NIC – sigla em inglês) (Bertemes et al., 2003). Através de experimentos em
bancada, já foi mostrado que a impedância de saída pode atingir valores de 37 MΩ na freqüência de
100 kHz usando para isso um Conversor Generalizado de Impedância (GIC – sigla em inglês) (Ross
et al., 2003).
Este artigo tem como objetivo principal aumentar a precisão das medições em sistemas TIE,
reduzindo os efeitos da capacitância parasita através de um circuito detector automático de fase.
Fonte de corrente Howland
A fonte CCT monopolar do tipo Howland foi inicialmente modificada em 1994 (Lu et al., 1994) e
tem sido bastante usada em sistemas TIE (Bragós et al., 1994; Bertemes et al., 2000). A fonte CCT
é mostrada na figura 1 e sua corrente de saída Iout é definida pela equação 1. Como pode ser visto, o
circuito somente funcionará como uma fonte CCT se, e somente se, a primeira parcela da equação 1
tender a zero. O efeito combinado do resistor R3 e do capacitor C3 determina a resposta em baixa
freqüência da fonte CCT.
⎡ R R − R 1R 5 − R 1Z3 ⎤
R2
I out = ⎢ 4 2
⋅ Vi
⎥ ⋅ VL −
R 1Z3
⎣ Z3R 1 ⋅ (R 4 + R 5 ) ⎦
(1)
onde VL= Iout•RL//XCP e Z3 é a impedância equivalente resultante do paralelo entre R3 e C3.
Usando R1=R2=R5=R e R4=R3+R, então o primeiro termo da equação resulta em valor zero,
assumindo que a reatância capacitiva de C3 não tem efeito significativo no cálculo da corrente de
saída. Portanto, a corrente de saída Iout pode ser dada por –Vi/R3. Cabe mencionar que, na prática, o
capacitor C3 é usado com o objetivo de impedir que tensões CC de offset do amplificador
operacional sejam realimentadas positivamente para a entrada, evitando assim problemas de
saturação.
Circuito GIC de Antoniou
O circuito GIC (Antoniou, 1969) tem sido usado para a síntese de indutores através do uso de
resistores, capacitores e amplificadores operacionais (Leuciuc, 1995). Resumidamente, as
características deste circuito são derivadas apartir da impedância de entrada Zin (=Vi/I) vista pela
entrada do circuito, como mostra o circuito da figura 2 usado neste trabalho.
Assumindo que os amplificadores operacionais do circuito GIC são ideais, pode-se concluir
que as tensões nos nós A, C e E são iguais a tensão de entrada Vi que, por sua vez, é igual a tensão
na carga P+1kΩ. Pode ser, também, demonstrado que i4=i5, i2=i3 e I=i1 e, consequentemente, a
corrente de entrada I é calculada pela equação 2.
I=
Vi − VB
R1
onde VB = Vi + i 3 ⋅ R 2 , i 3 =
(2)
Vi
Vi − VD
, VD = Vi + i 5 ⋅ X C4 e i 5 =
(P + 1kΩ )
R3
Finalmente, conclui-se que a impedância de entrada Zin do circuito GIC mostrado na figura 2
funciona como um indutor equivalente visto pela corrente I de entrada, como mostra a equação 3.
R ⋅ R ⋅ (P + 1kΩ ) ⋅ C 4
Vi
= X Leq = jω ⋅ 3 1
I
R2
(3)
onde ω é a freqüência angular expressa em rad/s.
Como o objetivo é compensar a capacitância parasita CP da saída da fonte CCT, a freqüência
de ressonância ω0 do circuito GIC deve ser mantida constante para os valores de capacitância a
serem compensadas. O método usado neste trabalho consiste em usar um potenciômetro linear P na
saída do circuito GIC para que uma indutância equivalente possa ser variada ao mesmo tempo em
que a capacitância parasita CP é também variada.
Materiais e Métodos
Uma bancada experimental do circuito completo foi desenvolvida, podendo ser dividida em: i)
Fonte CCT Howland monopolar - responsável pela injeção de corrente na carga sob estudo; ii)
Circuito detector de fase - responsável por detectar a defasagem entre a corrente e tensão na carga
que, por sua vez, é convertida em uma tensão CC correspondente; iii) Circuito atuador - responsável
por adiantar ou atrasar a corrente de carga em relação à tensão através de uma indutância
equivalente variável; iv) Circuito digital de controle – responsável pela conversão e processamento
dos dados, e controle do potenciômetro digital.
Primeiramente, uma fonte CCT foi desenvolvida usando o amplificador operacional de
transcondutância AD844 (Analog Devices - http://www.analog.com). A corrente de saída Iout foi
projetada para o valor de 1 mA (pico), usando para isso uma tensão senoidal de entrada de 1 V na
freqüência de 100 kHz. Para tanto, foram usados R1=R2=R5=47 kΩ, R3= 1 kΩ e CDC=C3=1 µF.
Cabe mencionar que, a constante de tempo R3C3=1 ms não introduz erros significativos no módulo
da corrente nem na sua fase nesta freqüência de 100 kHz. No entanto, a precisão da corrente de
saída depende da precisão e do casamento dos valores dos resistores R1, R2 e R5. Por outro lado, a
precisão da impedância de saída depende da precisão na igualdade entre o resistor R4 e a soma
R3+R5. Por isso, os resistores usados no projeto da fonte CCT foram selecionados de modo que a
tolerância fosse de aproximadamente ±0.5%. É importante mencionar que em todas as medições em
bancada experimental a amplitude do sinal de entrada foi medida para cada situação de carga.
Para uma carga puramente resistiva, a tensão de saída da fonte CCT está em fase com a
tensão de entrada Vi. Com o objetivo de obter fase zero entre a tensão de entrada e a tensão na carga
RL//XCP (veja figura 1), o circuito GIC (veja figura 2) foi conectado em paralelo com a capacitância
parasita CP. Para o projeto do circuito GIC foi usado R1=R2=R3= 1 kΩ, C4= 560 pF e um
potenciômetro de 10 kΩ. De acordo com equação 3, os valores de indutância equivalentes
calculadas variam entre 0,56 e 6,16 mH para os valores mínimo (P=0) e máximo (P= 10 kΩ) do
potenciômetro, respectivamente. É esperado que na freqüência de ressonância de 100 kHz a tensão
de entrada e saída estejam em fase, então a capacitância parasita CP poderá estar compreendida
entre 4,5 e 0,4 nF. Os valores do potenciômetro linear foram ajustados manualmente para 22 valores
comerciais de capacitâncias na faixa de 10 a 2000 pF, tomando como medição de fase a figura de
Lisajou obtida em osciloscópio.
Circuito detector de fase
Como o objetivo principal deste trabalho é desenvolver uma compensação automática da
capacitância parasita CP presente na saída da fonte CCT, foi desenvolvido em bancada experimental
um circuito analógico para converter a defasagem resultante da capacitância parasita em um sinal de
tensão CC equivalente na faixa de 0 a 5 Volts. Através de testes preliminares, neste caso, uma
tensão de 0 V representa uma defasagem de aproximadamente 60 graus contra 0 graus para
aproximadamente 4,9 V.
O circuito completo é mostrado na figura 3. Na primeira etapa, os sinais de tensão Vi e VL
são multiplicados analogicamente através do circuito integrado de precisão AD734 (Analog Devices
- http://www.analog.com) e, logo em seguida, o sinal resultante é filtrado (freqüência de corte de 0,1
Hz) para a retirada da componente CC equivalente da defasagem. Nas duas últimas etapas, o sinal
de tensão CC é acondicionado e linearizado por um amplificador com ajuste automático de ganho à
diodos.
Circuito digital de controle
Para a automatização da compensação devido a defasagem, foi desenvolvido uma bancada
experimental
contendo
o
microcontrolador
PIC16F627
(Microchip
Technology
Inc.
-
http://ww1.microchip.com) em conjunto com o potenciômetro digital AD5242 (Analog Devices http://www.analog.com). O potenciômetro digital de 10 kΩ, com resolução de 8 bits, substituiu o
potenciômetro linear P do circuito GIC (veja figura 2). O diagrama esquemático é mostrado na
figura 4. Foi implementado um programa para a comunicação I²C com o potenciômetro digital e
criado uma lógica de controle em malha fechada.
Tendo em vista que o modelo de microcontrolador usado não possui conversor A/D interno,
foi implementado um conversor Analógico/Digital do tipo Delta Sigma para discretização da tensão
VCC de saída do circuito detector de fase. Quando a tensão VCC estiver abaixo de 4,9 V, neste caso
há uma defasagem entre os sinais de tensão Vi e VL, o potenciômetro digital é incrementado apartir
do zero até que os sinais permaneçam em fase.
Resultados
Medições da tensão VCC de saída do circuito detector de fase (chamada de “tensão linearizada”)
foram realizadas por meio de um multímetro digital de 4 dígitos, onde os resultados são mostrados
no primeiro gráfico da figura 5. Pode ser observado que não há praticamente variação significativa
de tensão até um valor de capacitância parasita de 0,2 nF e que, para a faixa de valores de
capacitâncias usadas neste trabalho, a tensão linearizada mínima foi de 3 V para uma capacitância
de 2 nF. Paralelamente, as defasagens foram medidas em osciloscópio que, por sua vez, são
mostradas no segundo gráfico da figura 5. Observa-se que, para ambos os gráficos, a relação entre a
capacitância parasita e a amplitude e defasagem dos sinais é aproximadamente linear com uma
inclinação de -1 V/nF e +25 Graus/nF, respectivamente.
O primeiro gráfico da figura 6 mostra os resultados calculados para a indutância equivalente
do circuito GIC que, por sua vez, foram obtidos a partir das medições da resistência do
potenciômetro linear P em multímetro digital de bancada. Cabe mencionar que os ajustes foram
feitos de maneira manual para cada valor de capacitância parasita CP inserida na saída da fonte
CCT, onde tais ajustes correspondem a freqüência de ressonância de 100 kHz e fase zero entre os
sinais Vi e VL. Pode ser observado que a relação entre a indutância equivalente do circuito GIC e a
capacitância parasita CP a ser compensada é não linear.
Também, é mostrado nesta figura 6 (segundo gráfico), o resultado da compensação
automática da capacitância parasita na faixa de 10 pF a 4,7 nF, usando o microcontrolador e o
potenciômetro digital. Observa-se que a tensão VCC de saída do detector de fase ficou estabelecida
entre 4,8 e 4,9 V que, por sua vez, corresponde a um erro máximo de 2% no fundo de escala de 4,9
V e de aproximadamente 1 grau na defasagem.
Conclusão
Um circuito de compensação automático de fase, usando o microcontrolador PIC16F627 e um
potenciômetro digital, foi desenvolvido em bancada experimental. Quantitativamente, foram
analisados os comportamentos dos circuitos detector de fase e do GIC de Antoniou. Também, de
maneira qualitativa, foram efetuadas medições no circuito de compensação automática. A
compensação automática de fase mostrou-se eficaz para uma faixa de capacitância parasita de 10 nF
a 4,7 nF, observando um erro máximo de 2% na fase. Talvez, os erros possam ser diminuídos
usando-se um potenciômetro digital com resolução maior que 8 bits e, também, um multímetro
digital com resolução maior que 4 dígitos.
Conclui-se que o circuito de compensação automático usando o circuito GIC
microcontrolado pode aumentar significantemente a precisão das medições de impedância e,
consequentemente, aumentar a qualidade das imagens em Tomografia de Impedância Elétrica e,
também, podendo ser usado em sistemas de Espectroscopia de Impedância Elétrica na
caracterização de tecidos em humano.
Referências
Antoniou, A. 1838 (1969), In: Proceedings of the International Electrical and Electronic
Engineering, v. 116.
Bertemes-Filho, P., Brown, B.H. e Wilson, A.J. (2000), “A comparison of a modified Howland
circuits as current generators with current mirror type circuits”, Physiological Measurements, v.
21, n. 1, p. 1-6.
Bertemes-Filho, P., Lima, R.G. e Tanaka, H. (2003), “A Current Source using a Negative
Impedance Converter (NIC) for Electrical Impedance Tomography (EIT)”, In: Proceedings of
the 17th International Congress on Mechanical Engineering, São Paulo, p. 83-87,
Bragos, R., Rosell, J. e Riu, P.J. (1994), “A Wide-band AC-coupled Current Source for Electrical
Impedance Tomography”, Physiological Measurements, v. 15, p. 91-99.
Boone, K., Barber, D. e Brown, B.H. (1997), “Review Imaging with electricity: Report of the
European Concerted Action on Impedance Tomography”, Journal of Medical Engineering and
Technology, v.21, p. 201-231.
Leuciuc, A. (1995), “Realisation of immittance functions with complex singularities by means of
modified Antoniou GIC”, Electronics Letters, v. 31, n. 10, p. 770-771.
Lu, l. e Brown, B. H. (1994), “The electronic and electronic interface in an EIT spectroscopy
system”, Innovation Technology on Biology and Medicine, v. 15, n. 1, p. 97-103.
Ross, A. S., Saulnier, G. J., Newell, J. C. e Isaacson, D. (2003), “Current source design for
electrical impedance tomography”, Physiological Measurement, v. 24, p. 509-516.
Figuras
Figura 1 – Diagrama esquemático da fonte CCT Howland modificada com carga aterrada, onde Vi
é a tensão de entrada, CDC é o capacitor de proteção contra surto de tensão CC ao paciente, RL é a
carga e CP representa a capacitância parasita a ser compensada.
Figure 1 – Driagram of the modified Howland monopolar current source, where Vi is the input
signal, CDC is the blocking capacitor, RL is the load and CP represents the stray capacitance to be
nulled.
Figura 2 – Diagrama da topologia do circuito GIC de Antoniou, onde P é um potenciômetro.
Figure 2 – Diagram of the Generalized Impedance Converter (GIC) according to Antoniou, where
P is the linear potentiometer.
Figura 3 – Diagrama esquemático completo do circuito de conversão da capacitância parasita numa
tensão CC de saída VSaída, onde Vi é a tensão senoidal de entrada da fonte CCT e VL é a tensão na
carga RL//XCP da fonte CCT.
Figure 3 – Diagram of the complete circuit used to convert the stray capacitance into a DC voltage
VCC, where Vi is the input sinusoidal voltage of the current source and VL is the load voltage
(=RL//XCP) at the output of the current source.
Figura 4 – Diagrama esquemático dos circuitos fonte CCT e microcontrolador, onde Leq é a
indutância equivalente do circuito GIC e SDA e SCL são linhas de comando e controle do PIC para
o potenciômetro digital.
Figure 4 – Complete diagram containing the current source and the microcontroller, where Leq is
the equivalent inductance of the GIC circuit, and SDA e SCL are the controls from the PIC to the
digital potentiometer.
Figura 5 – Gráfico da capacitância parasita CP em relação às amplitudes e defasagens dos sinais Vi
e VL.
Figure 5 – Plot of the stray capacitance CP against the amplitude (top) and phase shift (bottom) for
both Vi e VL signals.
Figura 6 – Gráfico da capacitância parasita CP em relação às medições da indutância equivalente
do circuito GIC e da compensação automática microprocessada.
Figure 6 – Plot of the stray capacitance CP against the measured equivalent inductance of the GIC
circuit (top) and the compensated resultant voltage by the microcontroller (bottom).