Trabalho 1ª Etapa Fagnmer - 01 Trabalho - briandob

Visualização do documento
Trabalho 1ª Etapa Fagnmer.doc
(446 KB) Baixar
O Processador Intel Core i7
O Intel Core i7 é uma família de processadores Intel para desktop e notebooks x-86-64
(64 bits) que possui quatro núcleos em um único chip (quad core). É o primeiro
processador lançado que utiliza a microarquitetura Intel Nehalem que é o sucessor dos
processadores Intel Core2. Esse processador se aplica a família de processadores
Bloomfield. O nome continua com o uso da marca Core da Intel. Foi lançado
oficialmente em 17 de novembro de 2008 e é fabricado no Arizona, Novo México e
Oregon. Este processador possui 8 MB de cache inteligente, e trabalha com memórias
de até 1066 MHZ em modo Triple Channel.
(http://pt.wikipedia.org/wiki/Intel_Core_i7#Novas_Arquiteturas)
Sua
tecnologia de fabricação é da ordem de 45nm (nanômetros) possuindo cerca de
731milhões de transistores em uma área de 263mm². Cada núcleo de um i7 pode
cuidar de duas tarefas (threads) ao mesmo tempo. Assim, o sistema operacional pensa
estar trabalhando com oito núcleos. Isso é especialmente útil com aplicativos
desenvolvidos para dividir as tarefas entre eles.
Principais características desses processadores:
Arquitetura:
A arquitetura Nehalem é faz parte da filosofia “tick-tock” da Intel. O “tick” foi a mudança
do processo de fabricação de 65nm (nanômetros) para 45nm. A primeira família dessa
geração foi chamada de Penryn. O “tock” é a Nehalem – o redesenho interno do chip.
O próximo “tick” é uma nova redução no tamanho dos transistores, que terão 32nm e
serão chamados de Westmere.
Quase todo processador pré-Nehalem possui um sistema de comunicação chamado
FSB (Front Side Bus), ou barramento. Ele trabalha em uma frequência, medida em
Mhz. Quando a CPU faz um pedido à memória via FSB, primeiro a requisição chega ao
chipset chamado Ponte Norte, um controlador próximo ao chip que faz a tradução do
pedido para a memória. Depois o Ponte Norte devolve a resposta, também decifrada,
para o processador. Esse processo leva tempo (depende da freqüência de operação do
FSB) e tornou-se um gargalo com a evolução das memórias, cada vez mais velozes.
Um dos maiores avanços da nova arquitetura foi trazer o controlador da memória, o tal
Ponte Norte, para dentro do chip. Os Core i7 têm dois barramentos: um para ligar o
processador à RAM e outro de entrada/saída, que faz a comunicação com os outros
dispositivos do micro. Assim, o desempenho melhora por dois motivos. Primeiro,
porque agora há caminhos independentes para o tráfego de dados. Depois, porque o
acesso à memória ficou mais veloz, pois o chip não é mais obrigado a conversar antes
com um controlador externo, o Ponte Norte. (http://informatica.hsw.uol.com.br/corei71.htm).
Barramento:
O QuickPath, criado para substituir o Front Side Bus, funciona como uma interconexão
de alta velocidade ponto a ponto. Cada processador possui seu controlador de
memória (memória dedicada) e memória cache, fazendo com que os processadores
comuniquem-se diretamente com o controlador de entrada e saída. Os processadores
podem acessar diretamente a cache do outro, devido às interconexões entre eles,
possibilitando também o fluxo de dados em ambas as direções ao mesmo tempo.
(http://pt.wikipedia.org/wiki/Intel_Core_i7#QuickPath_Interconect).
É o barramento utilizado pela Intel sendo integrado um controlador de memória ao
núcleo dos novos processadores e adicionando dois novos caminhos, que irão ligar o
processador à memória. O QuickPath trabalha de forma similar ao HyperTransport
(barramento utilizado pela AMD).
O modo de funcionamento do QuickPath, conta com 20 bits sendo transferidos por vez.
Dos 20 bits, 16 são para dados e 4 são para CRC ( controle de erro ), contando assim
com uma proteção maior e um risco mínimo de processar dados que tenham se
perdido no meio do caminho. O clock base do QuickPath é de 3,2 GHz transferindo 2
dados por pulso de clock. Sua taxa teórica de transferência será de 25,6GB/s
(bidirecional), contra os 51.2 GB/s (bidirecionais) da AMD (Especificação do
HyperTransport 3.1).
Controlador de memória:
O controlador de memória integrado no Core i7 aceita apenas memórias DDR3 e
suporta a nova arquitetura de três canais de memória. Os modelos lançados até agora
suportam apenas memórias DDR3-800 e DDR3-1066.
A arquitetura de três canais permite ao processador acessar três módulos de memória
ao mesmo tempo para gravar e ler dados, aumentando a quantidade de bits que são
transferidos por pulso de clock de 128 (na arquitetura de dois canais) para 192. Em
teoria a arquitetura de três canais oferece um aumento de 50% na largura de banda em
relação à arquitetura de dois canais rodando com o mesmo clock.
Cache:
Memória de altíssimo desempenho junto aos núcleos. Há três níveis de cache. O L1 é
separado para cada núcleo – 32KB para dados e 32KB para instruções, ou 256KB ao
todo (64KB vezes 4). No nível seguinte (L2) há mais 256KB por núcleo, totalizando
1MB (1024KB). Por fim, o L3 de 8MB é compartilhado por todos.
Conjunto de instruções:
Novo conjunto de instruções SSE4 (que traz 47 novas instruções SSE para o
processador).
Pipelines:
O Core i7 possui 14 estágios de pipelines.
Organização do processador Core i7:
O processador AMD Phenom II
O AMD Phenom II é uma família de microprocessadores da AMD que usa a
microarquitetura AMD K10, existindo para suceder o Phenom como processador para
desktop's top de linha da marca para o soquete AM2+ e AM3 (este com suporte a
memórias DDR3) tendo sido lançado em dezembro de 2008 (AM2+) e fevereiro de
2009 (AM3), contando com processadores dual (Phenom II x2), triple (Phenom II x3) e
quad core (Phenom II x4) (bi, tri e quadriprocessados respectivamente) até 27 de abril
de 2010, quando foram lançados os primeiros dois modelos do AMD Phenom II x6
(hexacores) (http://pt.wikipedia.org/wiki/AMD_Phenom_II).
Principais características desses processadores:
Como há vários modelos do Phenom II, focaremos as informações no Phenon II x4
para este trabalho.
Arquitetura:
Sua microarquitetura K10 de 45nm (nanometros) também chamada “Deneb” possui
758 milhões de transistores e ocupa uma área de 169mm².
Essa nova microarquitetura K10 é baseada na microarquitetura K8 (também conhecida
como AMD64) com alguns melhoramentos.
A unidade de busca é capaz de pegar 32 bytes (256 bits) de dados por pulso de clock
do cache L1 de instruções – isto é o dobro do que os processadores baseados na
microarquitetura K8 conseguem buscar.
O uso de um caminho de dados interno realmente de 128 bits. Nos processadores
baseados na microarquitetura K8 o caminho de dados interno é de apenas 64 bits. Isto
é um problema para instruções SSE, já que os registradores SSE, chamados XMM,
são de 128 bits. Portanto, na hora de executar uma instrução que manipula dados de
128 bits, esta operação precisa ser dividida em duas operações de 64 bits para ser
executada. O novo caminho de dados de 128 bits faz com que a microarquitetura K10
seja mais rápida para executar instruções SSE que manipulam dados de 128 bits se
comparada com a microarquitetura K8
(http://www.clubedohardware.com.br/artigos/1408/).
Barramento:
Esses processadores possuem dois barramentos externos. Um deles é utilizado na
comunicação entre o processador e a memória e é chamado de “barramento da
memória”. O outro é utilizado na comunicação do processador com os demais
componentes do computador através do chipset da placa-mãe e é chamado de
“HyperTransport”, este é portanto, o barramento de entrada e saída. Além de permitir
que os processadores tenham barramentos separados para a memória e para os
demais dispositivos do micro, o HyperTransport tem ainda outra vantagem: ele traz
caminhos separados para operações de entrada e de saída no processador, permitindo
que o processador transmita (“escreva”) e receba (“leia”) dados ao mesmo tempo, em
paralelo. Na arquitetura tradicional, com apenas um barramento externo, como ele é
usado tanto para operações de entrada quanto para operações de saída, leituras e
escritas não podem ser efetuadas ao mesmo tempo.
Controlador de memória:
O controlador de memória é integrado ao processador e pode suportar dois tipos de
placas mãe: dual channel DDR2-1066 MHz (placa mãe AM2+) suportando no máximo
memórias DDR2 de 1066MHz, dual channel DDR3-1333 (placa mãe AM3) suportando
no máximo memórias DDR3 de 1333MHz.
Cache:
Possui 3 caches ao total: cache L1: 64 kB + 64 kB (dados + instruções) por núcleo;
cache L2: 512 kB por núcleo e cache L3: 6 MB divididos entre todos os núcleos.
Conjunto de instruções:
Instruções presentes: MMX, Extended 3DNow!, SSE, SSE2, SSE3, SSE4a, AMD64,
Cool'n'Quiet, NX bit, AMD-V.
Pipelines:
O Phenom II possui 12 estágios de pipelines.
Organização do processador Phenom II x4:
Arquivo da conta:
briandob
Outros arquivos desta pasta:



AOC.doc (39 KB)
AOC.docx (19 KB)
 CISC e RISC.docx (17 KB)
Trabalho 1ª Etapa Fagnmer.doc (446 KB)
 Trabalho Acadêmico.doc (40 KB)
Outros arquivos desta conta:

02 Trabalho
 2 etapa
 Exercicios
 Trabalho
Relatar se os regulamentos foram violados








Página inicial
Contacta-nos
Ajuda
Opções
Termos e condições
Política de privacidade
Reportar abuso
Copyright © 2012 Minhateca.com.br